

UNIVERSIDADE FEDERAL DE SANTA CATARINA
PÓS-GRADUAÇÃO EM ENGENHARIA ELÉTRICA

METODOLOGIA DE PROJETO DE AMPLIFICADORES CMOS

DISSERTAÇÃO SUBMETIDA À UNIVERSIDADE FEDERAL DE SANTA CATARINA
PARA A OBTENÇÃO DO GRAU DE MESTRE EM ENGENHARIA ELÉTRICA

RODRIGO LUIZ DE OLIVEIRA PINTO

CANDIDATO

CARLOS GALUP-MONTORO

ORIENTADOR

MÁRCIO CHEREM SCHNEIDER

CO-ORIENTADOR

FLORIANÓPOLIS, JULHO DE 1997


**METODOLOGIA DE PROJETO DE
AMPLIFICADORES CMOS**

CANDIDATO: RODRIGO LUIZ DE OLIVEIRA PINTO

Esta dissertação foi julgada para obtenção do título de **MESTRE EM ENGENHARIA - ESPECIALIDADE ENGENHARIA ELÉTRICA** e aprovada em sua versão final pelo Curso de Pós-Graduação.



Prof. CARLOS GALUP MONTORO, Dr.
ORIENTADOR




Prof. MÁRCIO CHEREM SCHNEIDER, Dr.
CO-ORIENTADOR



Prof. ADROALDO RAIZER, Dr.
COORDENADOR DO CURSO DE PÓS-GRADUAÇÃO EM ENGENHARIA ELÉTRICA


BANCA EXAMINADORA



Prof. CARLOS GALUP MONTORO, Dr.



Prof. FRANCIS BALESTRA, Dr.



Prof. SIDNEI NOCETI FILHO, Dr.

A ciência consiste em
esquecer o que se acredita
saber, e a sabedoria em
não se preocupar com isso.

Charles Nodier

1780-1844

Escritor francês

A meus pais

AGRADECIMENTOS

Gostaria de registrar meus mais sinceros agradecimentos:

Aos meus orientadores, professor Carlos Galup-Montoro e professor Márcio Cherem Schneider, por tudo que aprendi e pelo incessante incentivo ao meu trabalho.

Aos professores do LINSE, pela competência e seriedade com que tratam o ensino da eletrônica.

A todos os colegas que comigo cursaram os créditos da pós-graduação, quando tive uma marcante lição do que é união.

A todos os meus colegas de laboratório, pela fantástica amizade e pelo ótimo ambiente de trabalho, em especial aos membros do grupo de microeletrônica: Simone Massuline Acosta, pelas produtivas discussões a respeito do projeto de amplificadores; “Aninha” Isabela Araújo Cunha, pelos valiosos esclarecimentos quanto ao uso de seu modelo de transistor MOS; e Ricardo Takase Gonçalves, pela incansável prontidão em implementar em circuito integrado qualquer projeto que neste trabalho se fizesse necessário.

À CAPES e ao CNPQ, pelo apoio financeiro à ciência no Brasil.

Aos meus irmãos, principalmente ao Rafael, pelas inúmeras discussões sobre “assuntos aleatórios” que, se não serviram para este trabalho, (“até”) aumentaram minha cultura geral.

Aos meus inestimáveis pais, José Luiz de Oliveira Pinto e Deise de Oliveira Pinto, por tudo. Pela paciência, pela atenção, pela preocupação, pela amizade...

E a Deus, que colocou em meu destino tão fascinante desafio que tem sido esta jornada pelo conhecimento da eletrônica, preenchida com momentos e pessoas as quais jamais esquecerei.

Obrigado

Sumário

| | |
|---|-------------|
| Sumário..... | i |
| Lista de Símbolos | iv |
| Lista de Figuras..... | viii |
| Lista de Tabelas | xi |
| Resumo..... | xiii |
| Abstract..... | xiv |
| Capítulo 1 - Introdução | 1 |
| Capítulo 2 - Modelo do Transistor MOS | 3 |
| 2.1 O Transistor MOS Intrínseco | 3 |
| 2.1.1 Princípios Gerais | 3 |
| 2.1.2 Corrente de Dreno em Função das Cargas | 4 |
| 2.1.3 Correntes Normalizadas e Transcondutâncias | 5 |
| 2.1.4 Correntes Normalizadas e Tensões Terminais | 6 |
| 2.1.5 Frequência de Corte Intrínseca..... | 8 |
| 2.2 O Transistor MOS Intrínseco Composto | 10 |
| 2.2.1 Princípios Gerais | 10 |
| 2.2.2 Corrente de Dreno do Transistor Composto | 11 |
| 2.2.3 Transcondutância do Transistor Composto | 13 |
| 2.2.4 Tensões Terminais do Transistor Composto..... | 13 |
| 2.2.5 Frequência de Transição Intrínseca do Transistor Composto | 14 |

| | |
|---|-----------|
| Capítulo 3 - Amplificadores Básicos MOS | 19 |
| 3.1 Amplificador Elementar Fonte Comum..... | 19 |
| 3.1.1 Eficiência em Área e em Corrente | 19 |
| 3.1.2 Correlação entre Área e Resposta em Frequência..... | 22 |
| 3.2 Estágio Diferencial..... | 22 |
| 3.2.1 Ganho de Tensão para Baixas Frequências (BF) | 23 |
| 3.2.2 Produto Ganho-Banda e Margem de Fase | 23 |
| 3.2.3 Tensões Mínimas e Máximas de Entrada e Saída..... | 24 |
| 3.2.4 Taxa de Rampa | 25 |
| 3.2.5 Eficiência em Área e em Corrente | 25 |
| 3.3 Amplificador de Transcondutância Simétrico | 26 |
| 3.3.1 Ganho de Tensão para Baixas Frequências | 27 |
| 3.3.2 Produto Ganho-Banda e Margem de Fase | 28 |
| 3.3.3 Tensões Mínimas e Máximas de Entrada e Saída..... | 28 |
| 3.3.4 Taxa de Rampa | 29 |
| 3.3.5 Eficiência em Área e em Corrente | 29 |
| 3.4 Amplificador de Transcondutância Miller..... | 30 |
| 3.4.1 Ganho de Tensão para Baixas Frequências..... | 31 |
| 3.4.2 Produto Ganho-Banda e Margem de Fase | 31 |
| 3.4.3 Tensões Mínimas e Máximas de Entrada e Saída..... | 35 |
| 3.4.4 Taxa de Rampa | 35 |
| 3.4.5 Eficiência em Área e em Corrente | 36 |
| Capítulo 4 - Metodologia de Projeto de Amplificadores CMOS | 37 |
| 4.1 Linhas Gerais | 37 |
| 4.2 Estágio Diferencial..... | 38 |
| 4.3 Amplificador de Transcondutância Simétrico | 44 |
| 4.4 Amplificador de Transcondutância Miller..... | 51 |
| 4.5 Emprego do Transistor Composto | 61 |
| 4.6 Projeto de Área Mínima..... | 63 |
| Capítulo 5 - Conclusão | 67 |

Apêndice A - Dedução da Frequência de Transição Intrínseca do Transistor Composto 68

Apêndice B - Tempo de Trânsito Intrínseco do Transistor Composto 72

Apêndice C - Amplificador Elementar MOS X Bipolar..... 76

Apêndice D - Modelagem Simplificada para Cálculo das Tensões Terminais..... 78

Apêndice E - Parâmetros de Simulação..... 81

Apêndice F - Tensão de Early de Projeto 82

Referências Bibliográficas..... 83

Lista de Símbolos

A_{vo} - ganho de tensão em baixa frequência

A_{v1} - ganho de tensão em baixa frequência do primeiro estágio

AEF - eficiência em área

B - fator de multiplicação

C'_b - capacitância de substrato por unidade de área

C_{gj} - capacitância entre a porta e o terminal j de um transistor

C_{gj}^C - capacitância entre a porta e o terminal j de um transistor do transistor composto

C_{gj}^i - capacitância entre a porta e o terminal j do i-ésimo transistor do transistor composto

$C_{gj}^{'i}$ - capacitância entre a porta e o terminal j do i-ésimo transistor por unidade de área do transistor composto

C_{ni} - capacitância do nó i

C_μ - capacitância base-emissor do transistor bipolar

C_π - capacitância base-coletor do transistor bipolar

C_c - capacitância de compensação

CEF - eficiência em corrente

CJ - capacitância de junção

CJ' - capacitância de junção por unidade de área

CJ_i - capacitância de junção do i-ésimo transistor

CL - capacitância de carga

D - razão entre razões de aspecto

f_{ndi} - frequência do pólo não dominante do nó i

f_o - frequência de normalização

f_{pi} - frequência do pólo i

f_z - frequência do zero

$f_{C_{gj}}^i$ - função normalizada da capacitância entre a porta e o terminal j do i -ésimo transistor
do transistor composto

f_T - frequência de transição intrínseca

f_T^C - frequência de transição intrínseca do transistor composto

g_{ce} - condutância coletor-emissor do transistor bipolar

g_{dsi} - condutância dreno-fonte do i -ésimo transistor

g_m - transcondutância de porta

g_{md} - transcondutância de dreno

g_{mg} - transcondutância de porta

g_{ms} - transcondutância de fonte

g_m^C - transcondutância de porta do transistor composto

g_{md}^C - transcondutância de dreno do transistor composto

g_{mg}^C - transcondutância de porta do transistor composto

g_{ms}^C - transcondutância de fonte do transistor composto

GBW - produto ganho-banda

i_f - corrente direta normalizada

i_f^i - corrente direta normalizada do i -ésimo transistor do transistor composto

i_{fiAmin} - corrente direta normalizada de área mínima do i -ésimo transistor

i_p - corrente normalizada de 'pinch-off'

i_r - corrente reversa normalizada

i_r^i - corrente reversa normalizada do i -ésimo transistor do transistor composto

i_x - corrente normalizada do nó x

I_{BIAS} - corrente de polarização

I_f - corrente direta

I_f^i - corrente direta do i -ésimo transistor do transistor composto

I_r - corrente reversa

I_r^i - corrente reversa do i -ésimo transistor do transistor composto

I_{BIAS} - corrente de polarização

I_D - corrente de dreno

I_D^C - corrente de dreno do transistor composto

I_D^i - corrente de dreno do i -ésimo transistor do transistor composto

I_S - corrente de normalização

I_{SQ} - corrente de normalização para o transistor quadrado

$I_{SQN(P)}$ - corrente de normalização para o transistor quadrado com mobilidade N(P)

K - fator de área mínima

L - comprimento efetivo do canal

L_{DIF} - comprimento da região de difusão

m - razão das razões de aspecto dos transistores equivalentes de dreno e fonte

M_f - margem de fase

n - fator de inclinação

OTA - Amplificador de Transcondutância

Q_I - carga total de inversão

Q_I^i - carga total de inversão do i -ésimo transistor do transistor composto

Q_I' - carga total de inversão por unidade de área

Q_{Ij}' - carga de inversão do terminal j por unidade de área

Q_{IP}' - carga de inversão de 'pinch-off' por unidade de área

r_π - resistência base-emissor do transistor bipolar

SR - taxa de rampa

V_j - tensão no nó j

V_{CB} - tensão coletor-base do transistor bipolar

V_{DSsat} - tensão dreno-fonte de saturação

V_{DSsat}^C - tensão dreno-fonte de saturação do transistor composto

V_I - tensão de entrada do amplificador

$V_{ICMmin(max)}$ - mínima(máxima) tensão de entrada do amplificador de modo comum

V_O - tensão de saída do amplificador

$V_{Omin(max)}$ - mínima(máxima) tensão de saída do amplificador

V_P - tensão de 'pinch-off'

V_{TO} - tensão de limiar do transistor

$V_{TON(P)}$ - tensão de limiar do transistor canal N(P)

V_A - tensão de Early do MOSFET

W - largura efetiva do canal

x - coordenada do comprimento do canal

y - coordenada da profundidade do canal

ΔV - função definida de diferença de potencial em função da corrente normalizada direta

ε - razão das cargas de inversão de dreno e fonte

ϕ_t - tensão termodinâmica

ϕ_s - potencial de superfície

μ - mobilidade

$\mu_{N(P)}$ - mobilidade do transistor canal N(P)

θ - razão entre correntes normalizadas diretas

τ - tempo de trânsito intrínseco

τ_o - tempo de trânsito de normalização

τ_{BP} - constante de tecnologia do transistor bipolar

τ^C - tempo de trânsito intrínseco do transistor composto

Lista de Figuras

| | |
|---|----|
| Figura 2.1-1 Estrutura de um transistor NMOS | 3 |
| Figura 2.1-2 ϕ_{tgs}/I_F em função do grau de inversão | 6 |
| Figura 2.1-3 Tensão de saturação normalizada em função de i_f | 8 |
| Figura 2.1-4 Frequência de corte intrínseca normalizada | 9 |
| Figura 2.1-5 Erro (%) da aproximação de f_T/f_o | 10 |
| Figura 2.2-1 Transistor composto e suas tensões e correntes | 12 |
| Figura 2.2-2 Rendimento em frequência do transistor simples em relação ao composto em função de i_f para $m=2, m=3, \dots, m=10$ | 16 |
| Figura 2.2-3 Frequência de transição normalizada dos transistores simples e composto em função do grau de inversão | 17 |
| Figura 2.2-4 Rendimento em frequência do transistor simples em relação ao composto em função de m para os extremos de inversão | 18 |
| Figura 3.1-1 Amplificador MOS fonte comum | 19 |
| Figura 3.1-2 CEF e AEF em função de i_f para 1 transistor | 21 |
| Figura 3.2-1 Estágio diferencial | 23 |
| Figura 3.2-2 AEF e CEF como funções de i_{f1} com i_{f3} como parâmetro | 26 |
| Figura 3.3-1 OTA simétrico | 27 |
| Figura 3.4-1 OTA Miller | 30 |
| Figura 3.4-2 Equivalente AC do circuito OTA Miller | 31 |
| Figura 3.4-3 Relação entre 2º pólo e o zero parametrizada pela margem de fase | 33 |
| Figura 3.4-4 Razão C_c/CL em função da alocação do 2º pólo para vários valores de M_f | 34 |

| | |
|---|----|
| Figura 3.4-5 Erro (%) de C_c/CL em função da razão f_{p2}/GBW para vários valores de M_f . | 34 |
| Figura 4.2-1 Função de transferência do estágio diferencial entrada P com $(i_{f1}; i_{f3})=(4; 8)$, $CL=10pF$ e $GBW=10MHz$, para $V_i=V+(V-=0V)$ e $V_i=V-(V+=0V)$ | 40 |
| Figura 4.2-2 Resposta em frequência do estágio diferencial entrada P com $(i_{f1}; i_{f3})=(4; 8)$, $CL=10pF$ e $GBW=10MHz$ | 41 |
| Figura 4.2-3 Função de transferência do estágio diferencial entrada P com $(i_{f1}; i_{f3})=(40; 100)$, $CL=10pF$ e $GBW=100MHz$, para $V_i=V+(V-=0V)$ e $V_i=V-(V+=0V)$ | 42 |
| Figura 4.2-4 Resposta em frequência do estágio diferencial entrada P com $(i_{f1}; i_{f3})=(40; 100)$, $CL=100pF$ e $GBW=100MHz$ | 43 |
| Figura 4.3-1 Função de transferência do OTA simétrico entrada N com $(i_{f1}; i_{f3})=(4; 8)$, $B=1$, $CL=10pF$ e $GBW=10MHz$, para $V_i=V+$ e $V_i=V-$ | 47 |
| Figura 4.3-2 Resposta em frequência do OTA simétrico entrada N com $(i_{f1}; i_{f3})=(4; 8)$, $B=1$, $CL=10pF$ e $GBW=10MHz$ | 48 |
| Figura 4.3-3 Função de transferência do OTA simétrico entrada N com $(i_{f1}; i_{f3})=(40; 100)$, $B=3$, $CL=10pF$ e $GBW=100MHz$, $V_i=V+(V-=0V)$ e $V_i=V-(V+=0V)$ | 49 |
| Figura 4.3-4 Resposta em frequência do OTA simétrico entrada N com $(i_{f1}; i_{f3})=(40; 100)$, $B=3$, $CL=10pF$ e $GBW=100MHz$ | 50 |
| Figura 4.4-1 Função de transferência do OTA Miller entrada P com $(i_{f1}; i_{f7}; i_{f3})=(4; 8; 8)$, $CL=10pF$ e $GBW=10MHz$, para $V_i=V+(V-=0V)$ e $V_i=V-(V+=0V)$ | 57 |
| Figura 4.4-2 Tensões nos nós 3 e 4 (Figura 3.4-1) do OTA Miller entrada P com $(i_{f1}; i_{f7}; i_{f3})=(4; 8; 8)$, $CL=10pF$ e $GBW=10MHz$, para $V_i=V+=V-$ | 57 |
| Figura 4.4-3 Resposta em frequência do OTA Miller entrada P com $(i_{f1}; i_{f7}; i_{f3})=(4; 8; 8)$, $CL=10pF$ e $GBW=10MHz$ | 58 |
| Figura 4.4-4 Função de transferência do OTA Miller entrada P com $(i_{f1}; i_{f7}; i_{f3})=(40; 100; 50)$, $CL=10pF$ e $GBW=100MHz$, para $V_i=V+(V-=0V)$ e $V_i=V-(V+=0V)$ | 59 |
| Figura 4.4-5 Tensões nos nós 3 e 4 (Figura 3.4-1) do OTA Miller entrada P com $(i_{f1}; i_{f7}; i_{f3})=(40; 100; 50)$, $CL=10pF$ e $GBW=100MHz$, para $V_i=V+=V-$ | 59 |
| Figura 4.4-6 Resposta em frequência do OTA Miller entrada P com $(i_{f1}; i_{f7}; i_{f3})=(40; 100; 50)$, $CL=10pF$ e $GBW=100MHz$ | 60 |
| Figura 4.5-1 Função de transferência do OTA Miller com TC's ($m=3$), entrada P, com $(i_{f1}; i_{f7}; i_{f3})=(4; 8; 8)$, $CL=10pF$ e $GBW=10MHz$, para $V_i=V+$ e $V_i=V-$ | 62 |

| | |
|--|----|
| Figura 4.5-2 Tensões nos nós 3 e 4 (Figura 3.4-1) do OTA Miller com TC's ($m=3$) entrada P, $(i_{f1}; i_{f7}; i_{f3})=(4; 8; 8)$, $CL=10pF$ e $GBW=10MHz$, para $V_i=V_+=V_-$ | 62 |
| Figura 4.6-1 i_{f1}/i_{f3} em função de i_{f3} , segundo (4.6-2) com $K=\mu_N/\mu_P$ (diferencial com entrada P) e $K=\mu_P/\mu_N$ (diferencial com entrada N) | 65 |
| Figura 4.6-2 AEF para o estágio diferencial com entrada N, para $i_{f3}=20$ | 65 |
| Figura 4.6-3 Função de transferência do estágio diferencial entrada N, projeto de área mínima com $(i_{f1}; i_{f3}) = (12.6; 20)$, $CL=10pF$ e $GBW=10MHz$, para $V_i=V_+$ e $V_i=V_-$ | 66 |
| Figura B-1 Tempo de trânsito do TC em relação ao simples em função de i_f para $m=1$, $m=2, \dots, m=10$ | 73 |
| Figura B-2 Tempo de trânsito normalizado dos transistores simples e composto, e suas assíntotas em função do grau de inversão | 74 |
| Figura B-3 Razão entre o tempo de trânsito do TC e o do transistor unitário em função de m para os extremos de inversão | 75 |
| Figura D-1 Comportamento da aproximação de V_P-V_S para o cálculo à mão | 79 |
| Figura D-2 Erro (V) da aproximação de V_P-V_S | 79 |
| Figura D-3 Comportamento da aproximação de V_{DSsat} para o cálculo à mão | 80 |
| Figura D-4 Erro (V) da aproximação de V_{DSsat} | 80 |

Lista de Tabelas

| | |
|---|----|
| Tabela 3.1-1 Valores limites dos fatores de excesso de corrente e área | 21 |
| Tabela 4.2-1 Projetos de amplificadores diferenciais para $CL=10pF$ e $GBW=10MHz$ | 39 |
| Tabela 4.2-2 Projetos de amplificadores diferenciais para $CL=10pF$ e $GBW=100MHz$ | 39 |
| Tabela 4.2-3 Simulação do amp. dif. - $(i_{f1}; i_{f3})=(4; 8)$, $CL=10pF$ e $GBW=10MHz$ | 40 |
| Tabela 4.2-4 Simulação do amp. dif. - $(i_{f1}; i_{f3})=(40; 100)$, $CL=10pF$ e $GBW=100MHz$ | 42 |
| Tabela 4.3-1 Projetos de OTA's simétricos para $CL=10pF$, $GBW=10MHz$ e $B=1$ | 45 |
| Tabela 4.3-2 Projetos de OTA's simétricos para $CL=10pF$, $GBW=100MHz$ e $B=1$ | 45 |
| Tabela 4.3-3 Projetos de OTA's simétricos para $CL=10pF$, $GBW=10MHz$ e $B=3$ | 46 |
| Tabela 4.3-4 Projetos de OTA's simétricos para $CL=10pF$, $GBW=100MHz$ e $B=3$ | 46 |
| Tabela 4.3-5 Simulação do OTA sim. - $(i_{f1}; i_{f3})=(4; 8)$, $B=1$, $CL=10pF$ e $GBW=10MHz$.. | 47 |
| Tabela 4.3-6 Simulação do OTA sim. - $(i_{f1}; i_{f3})=(40; 100)$, $B=3$, $CL=10pF$ e $GBW=100MHz$ | 49 |
| Tabela 4.4-1 Projeto AC do amplificador de dois estágios com $C_c/CL=1/10$ e $M_f=70^\circ$ | 53 |
| Tabela 4.4-2 Projetos de OTA's Miller para $CL=10pF$, $GBW=10MHz$ e $D=1/(\mu_N/\mu_P)$ | 53 |
| Tabela 4.4-3 Projetos de OTA's Miller para $CL=10pF$, $GBW=100MHz$ e $D=1/(\mu_N/\mu_P)$... | 54 |
| Tabela 4.4-4 Projetos de OTA's Miller para $CL=10pF$, $GBW=10MHz$ e $D=1/(2\mu_N/\mu_P)$... | 54 |
| Tabela 4.4-5 Projetos de OTA's Miller para $CL=10pF$, $GBW=100MHz$ e $D=1/(2\mu_N/\mu_P)$. | 55 |
| Tabela 4.4-6 Simulação do OTA Miller - $(i_{f1}; i_{f7}; i_{f3}) = (4; 8; 8)$, $CL=10pF$ e $GBW=10MHz$ | 56 |
| Tabela 4.4-7 Simulação do OTA Miller - $(i_{f1}; i_{f7}; i_{f3})=(40; 100; 50)$, $CL=10pF$ e $GBW=100MHz$ | 56 |
| Tabela 4.5-1 Simulação do OTA Miller - $(i_{f1}; i_{f7}; i_{f3})=(4; 8; 8)$, $CL=10pF$, $GBW=10MHz$, implementado com transistores compostos ($m=3$) | 61 |

| | |
|---|----|
| Tabela 4.6-1 Fator de área mínima para cada tipo de amplificador..... | 63 |
| Tabela 4.6-2 Projeto de área mínima de um estágio diferencial com entrada N, para CL=10pF e GBW=10MHz | 64 |
| Tabela 4.6-3 Simulação do amp. dif. entrada N - projeto de área mínima, (i_{f1} ; i_{f3}) = (12.6; 20), CL=10pF e GBW=10MHz..... | 66 |
| Tabela C-1 MOS X Bipolar | 77 |
| Tabela F-1 Tensão de Early em função de i_f | 82 |

Resumo

Título: Metodologia de Projeto de Amplificadores CMOS

Neste trabalho apresentamos uma metodologia de projeto para amplificadores operacionais. A metodologia é baseada em um modelo universal para o MOSFET, válido da inversão fraca à forte. Um conjunto de equações de significativa simplicidade permite um rápido projeto à mão, bem como uma avaliação da melhor solução em termos de consumo de potência ou área. Projetos de amplificadores diferenciais e operacionais ilustram a aplicabilidade da metodologia proposta.

Palavras-chaves: Amplificadores MOS, amplificadores operacionais, circuitos MOS analógicos, metodologia de projeto

Abstract

Title: Design Methodology for CMOS Operational Amplifiers

This work presents a design methodology for MOS amplifiers. The methodology is based on a universal model of the MOSFET, being valid from weak to strong inversion. A set of very simple expressions allows quick design by hand as well as an evaluation of the best solution in terms of power consumption or silicon real estate. The design of both differential and operational amplifiers illustrate the applicability of the proposed methodology

Key words: MOS amplifiers, operational amplifiers, MOS analog circuits, design methodology

Capítulo 1 - Introdução

A tecnologia que cada vez mais se instala no nosso cotidiano tem certamente na eletrônica alguns dos mais importantes produtos que, de forma direta ou indireta, influem em nossas vidas. Os circuitos CMOS ocupam uma parte significativa neste processo, tanto na já predominante tecnologia digital quanto na analógica. Há nesta realidade uma forte tendência do uso integrado de ambas [1] em uma mesma pastilha, visando não só equipamentos compactos, mas também com baixo consumo de potência, maior velocidade de processamento e funções mais complexas.

A pesquisa dos circuitos analógicos se reflete de maneira ampla em todo o tipo de dispositivo eletrônico, seja ele digital ou analógico. Com efeito, todas as técnicas desenvolvidas servem para, além de prover o primeiro tipo de dispositivo das interfaces necessárias para se compatibilizar com o ambiente que o cerca fora do universo digital, também diminuir o consumo e a dissipação de potência em algumas funções. Esta diminuição, associada à busca de frequências de operação cada vez maiores, permite a construção de equipamentos portáteis, bem como o aumento da escala de integração e rapidez de processamento. Tais limitações de potência e frequência de operação revelam a pouco lembrada face da tecnologia digital, que nada mais é do que um uso particular de circuitos analógicos.

Neste contexto, os projetos de circuitos integrados são realizados para tensões de alimentação cada vez mais baixas, 1 a 3V [2], com o fim de se manter a confiabilidade para circuitos com dimensões sempre mais reduzidas [1]. Paralelamente minoram-se as correntes de operação, 10^{-10} a 10^{-6} A por transistor [2]. Em níveis tão baixos de correntes o MOS não mais opera na clássica região de inversão forte, mas na moderada ou fraca. A descrição do comportamento do componente neste regime tornou-se essencial para a análise e o projeto de circuitos. A dificuldade inicial neste sentido [3] ocorreu na escolha de variáveis que identificassem o regime de inversão com segurança. No convencional regime de inversão forte usa-se a tensão para se avaliar o funcionamento do componente. Entretanto, a imprecisão que esta demonstra ao se lidar com valores próximos da tensão de limiar acaba por comprovar sua ineficácia [3]. O assunto evoluiu no sentido de se usar a

corrente como variável principal, sendo a abordagem feita de forma experimental [4, 5] ou analítica [6].

Em circuitos analógicos o amplificador operacional é um dos mais usados blocos de construção [7]. O amplificador de transcondutância (OTA) atualmente vem sendo bastante utilizado como bloco básico nas mais diversas aplicações integradas, tais como filtros a capacitores chaveados, circuitos integrados para medicina, telecomunicações, entre outras [7].

Neste trabalho apresentaremos uma metodologia de projeto para amplificadores de transcondutância em tecnologia CMOS. Suas características de desempenho encontram-se inseridas em um conjunto de expressões de significativa simplicidade e precisão. Tais expressões e suas qualidades surgem a partir da teoria clássica de amplificadores [8] e de um modelo analítico contínuo para o MOS válido desde a inversão fraca até a forte [6].

No Capítulo 2, fazemos a análise do modelo do transistor MOS utilizado e originalmente apresentado em [11], onde fica evidente a base física de sua concepção. Neste capítulo ainda abordamos o transistor composto [9, 10], que tem por função aplicações de alto ganho de tensão e boa resposta em alta frequência. No Capítulo 3, desenvolvemos toda a parte analítica referente ao estágio diferencial, OTA simétrico e OTA Miller. No Capítulo 4, tratamos do projeto de circuitos MOS. Começamos com o amplificador elementar, introduzindo conceitos básicos que são aplicados nas estruturas diferencial, simétrica e Miller. A aplicabilidade da técnica para cada tipo de amplificador é demonstrada através de exemplos de projetos e simulações.

Capítulo 2 - Modelo do Transistor MOS

2.1 O Transistor MOS Intrínseco

2.1.1 Princípios Gerais

Para o projeto de circuitos integrados é desejável que o modelo de transistor MOS possua o seguinte conjunto de características [2]: (i) ser concebido a partir de uma base física; (ii) consistir de expressões únicas, contínuas e precisas para todas as regiões de operação, ou seja, da inversão forte à fraca; (iii) ter o menor número possível de parâmetros; (iv) preservar a simetria entre fonte e dreno; (v) fornecer para os projetistas um conjunto de expressões simples e precisas para o cálculo à mão.

É empregado no presente trabalho um modelo [11-13] que satisfaz todos estes requisitos.

A Figura 2.1-1 mostra o esquema de um transistor MOS a quatro terminais canal N, que serve de base para a análise de seu funcionamento.




Figura 2.1-1 Estrutura de um transistor NMOS.

2.1.2 Corrente de Dreno em Função das Cargas

A fim de se conseguir um equacionamento para a corrente de dreno I_D independente da região de operação do MOSFET, partimos da expressão geral de [14], onde a corrente I_D é decomposta em uma corrente de deriva e uma de difusão:

$$I_D = \mu W \left[-Q'_I \frac{d\phi_s}{dx} + \phi_t \frac{dQ'_I}{dx} \right] \quad (2.1-1)$$

Nesta encontramos a mobilidade μ , o comprimento do canal x , a largura do MOSFET W , o potencial de superfície ϕ_s e a tensão termodinâmica ϕ_t , esta última ligada à corrente de difusão. Temos ainda a densidade de carga de inversão Q'_I , cujo uso como variável principal em lugar de ϕ_s permite um equacionamento simples independente da região de operação [11].

A aproximação fundamental de [11], que considera Q'_I linearmente dependente de ϕ_s ao longo do canal (tensão V_{GB} constante), é:

$$dQ'_I = (C'_{ox} + C'_b) d\phi_s = nC'_{ox} d\phi_s \quad (2.1-2)$$

onde C'_{ox} e C'_b são as capacitâncias de óxido e substrato por unidade de área, respectivamente, n é o fator de inclinação, geralmente entre 1 e 2, ligeiramente dependente da tensão de porta.

Substituindo (2.1-2) em (2.1-1) e integrando ao longo do canal:

$$I_D = I_F - I_R \quad (2.1-3.a)$$

$$I_{F(R)} = \frac{\mu W}{C'_{ox} L} \left[\frac{Q'^2_{IS(D)}}{2n} - C'_{ox} \phi_t Q'_{IS(D)} \right] \quad (2.1-3.b)$$

Na equação (2.1-3.a) a corrente de dreno é decomposta em uma corrente direta (forward) I_F e uma reversa (reverse) I_R . Em (2.1-3.b) L é o comprimento do canal. I_F e I_R são, respectivamente, funções das densidades de carga dos terminais de fonte Q'_{IS} e dreno Q'_{ID} . A simetria em (2.1-3) é consequência da simetria entre fonte e dreno no transistor.

Na saturação $I_F \gg I_R$, logo $I_D \cong I_F$. Na região triodo, porém, tanto I_F quanto I_R devem ser considerados.

2.1.3 Correntes Normalizadas e Transcondutâncias

A disponibilidade do modelo de corrente (2.1-3), bem como o de transcondutância de porta g_{mg} [11] (2.1-4), que também é decomposta em uma componente para a fonte g_{ms} e outra para o dreno g_{md} , permite o formalismo das correntes direta e reversa normalizadas.

$$g_{mg} = \frac{g_{ms} - g_{md}}{n} \quad (2.1-4.a)$$

$$g_{ms(d)} = -\mu \frac{W}{L} Q'_{IS(D)} \quad (2.1-4.b)$$

A dependência de (2.1-4.b) com as densidades de carga de fonte e dreno, analogamente à equação (2.1-3.b), naturalmente estabelece a ligação entre I_F e I_R e as respectivas transcondutâncias:

$$\frac{\phi_t g_{ms(d)}}{I_{F(R)}} = \frac{2}{1 + \sqrt{1 + i_{f(r)}}} \quad (2.1-5.a)$$

onde

$$i_{f(r)} = \frac{I_{F(R)}}{I_S} \quad (2.1-5.b)$$

$$I_S = I_{SQ} \left(\frac{W}{L} \right) \quad (2.1-5.c)$$

$$I_{SQ} = \mu n C'_{ox} \frac{\phi_t^2}{2} \quad (2.1-5.d)$$

I_S é a corrente de normalização ou corrente específica para o transistor. I_{SQ} é I_S para o transistor quadrado. $i_{f(r)}$ é a corrente normalizada direta (reversa). i_f também é chamada de grau de inversão do transistor.

(2.1-5) é uma característica universal do MOSFET, cujo comportamento é mostrado na Figura 2.1-2 para valores de i_f desde a inversão fraca ($i_f \ll 1$) até à forte ($i_f \gg 1$).

Para o transistor saturado, $g_{ms} \gg g_{md}$, a transcondutância de porta ou simplesmente transcondutância g_m reduz-se a g_{ms}/n . Nestas condições $\phi_t g_{ms}/I_F \cong \phi_t n g_m/I_D$.

A razão g_m/I_D já vem sendo empregada no projeto de circuitos MOSFET's operando em inversão fraca-moderada em [4, 5, 15], porém obtida de maneira experimental e função da corrente de dreno normalizada pela razão de aspecto. g_m/I_D comprovadamente se mostra eficaz na identificação da região de inversão para projetos abaixo da inversão forte,

substituindo a já sabida ineficiente diferença $V_{GS}-V_T$ [3] para o mesmo fim. (2.1-5) preenche a lacuna de um modelo teórico para g_m/I_D .




Figura 2.1-2 $\phi_t g_{ms}/I_F$ em função do grau de inversão.

O correto conhecimento dos níveis de inversão em que trabalham os transistores é fundamental, uma vez que se trata do fator determinante das principais propriedades dos circuitos com MOSFET's: ganho, consumo de corrente, área, excursão em tensão, resposta em frequência. A corrente normalizada, ao ser comparada com razão g_m/I_D , mostra-se um parâmetro mais adequado para projeto [13], pois aparece em todas as expressões que envolvem propriedades de circuitos analógicos. A evidente vantagem deste procedimento é o uso de uma única variável, i_f , para a descrição de todo o comportamento do componente. Por isso, a adoção da modelagem em termos de i_f nos próximos itens e capítulos sempre que possível.

2.1.4 Correntes Normalizadas e Tensões Terminais

A transcondutância de dreno(fonte) é definida como a derivada da corrente reversa (direta) em relação à tensão de dreno V_D (fonte V_S). A tensão de canal como função da respectiva corrente normalizada surge pela integração de (2.1-5) [12, 13] desde um valor

arbitrário desta tensão de canal até um dependente da tensão porta-substrato V_{GB} , sendo adotado para tanto a tensão de “pinch-off” V_P :

$$\frac{V_P - V_{S(D)}}{\phi_t} = \sqrt{1 + i_{f(r)}} - \sqrt{1 + i_p} + \ln \left[\frac{\sqrt{1 + i_{f(r)}} - 1}{\sqrt{1 + i_p} - 1} \right] \quad (2.1-6.a)$$

$$V_P \cong \frac{V_G - V_{TO}}{n} \quad (2.1-6.b)$$

V_P (2.1-6.b) pode ser definido como uma função quase linear de V_G [11]. i_p (2.1-6.a) é um valor de corrente normalizada associado à carga necessária ao estabelecimento da condição de “pinch-off”. Neste trabalho adotaremos $i_p=3$ de acordo com [13].

Para o cálculo à mão desenvolve-se um modelo bastante simples para a tensão dreno-fonte de saturação. Como a transição entre a operação na região triodo e saturada se dá de modo contínuo, definimos o grau de saturação do transistor $(1-\varepsilon)$, onde

$$\varepsilon = Q'_{ID} / Q'_{IS} \quad (2.1-7)$$

(2.1-6.a) pode ser reescrita como:

$$Q'_{IP} - Q'_{IS(D)} = nC'_{ox} [V_P - V_{S(D)} - \phi_t \ln(Q'_{IS(D)} / Q'_{IP})] \quad (2.1-8)$$

(2.1-8) nada mais é do que (2.1-6.a) em termos de densidade de carga [12], com Q'_{IP} sendo a densidade de carga de “pinch-off”.

A diferença entre as densidades de carga Q'_{ID} e Q'_{IS} resulta na eliminação de Q'_{IP} e V_P , juntamente com o aparecimento do termo $V_D - V_S$. Esta última diferença, com a aplicação de (2.1-7), define a tensão dreno-source de saturação dada por

$$\frac{V_{DSsat}}{\phi_t} = (1 - \varepsilon) \frac{|Q'_{IS}|}{nC'_{ox} \phi_t} + \ln \left(\frac{1}{\varepsilon} \right) \quad (2.1-9)$$

Através da igualdade $|Q'_{IS}| / nC'_{ox} \phi_t = \sqrt{1 + i_f} - 1$ [13], escreve-se (2.1-9) em função do grau de inversão:

$$\frac{V_{DSsat}}{\phi_t} = (1 - \varepsilon) (\sqrt{1 + i_f} - 1) + \ln \left(\frac{1}{\varepsilon} \right) \quad (2.1-10)$$

Para o uso desta última em projetos é preciso se arbitrar um valor para ε , podendo ser empregado, por exemplo, $\varepsilon=5\%$ (ou um grau de saturação de 95%). Suas assíntotas de inversão fraca e forte são, respectivamente:

$$\frac{V_{DSsat}}{\phi_t} = \ln\left(\frac{1}{\varepsilon}\right) \quad (2.1-11.a)$$

$$\frac{V_{DSsat}}{\phi_t} = \sqrt{i_f} \quad (2.1-11.b)$$

O comportamento tanto de (2.1-10) quanto de suas assíntotas é mostrado no gráfico que se segue:




Figura 2.1-3 Tensão de saturação normalizada em função de i_f .

- (—) expressão geral, (2.1-10)
- (- - - - -) assíntota de inversão fraca, (2.1-11.a)
- (- - - - -) assíntota de inversão forte, (2.1-11.b)

2.1.5 Freqüência de Corte Intrínseca

A freqüência de corte intrínseca f_T de um MOSFET é definida como aquela onde o ganho de corrente é unitário para um transistor operando em fonte comum [14]. Em saturação reduz-se a [14]

$$f_T = \frac{g_m}{2\pi(C_{gs} + C_{gb})} \quad (2.1-12)$$

A relação de f_T com o grau de inversão [2, 13] por sua vez é

$$f_T = f_o \frac{(\sqrt{1+i_f} - 1)}{\frac{n-1}{n} + \frac{2}{3n} \left(\frac{i_f - 1 + \sqrt{1+i_f}}{(1 + \sqrt{1+i_f})^2} \right)} \quad (2.1-13.a)$$

$$f_o = \frac{\mu\phi_i}{2\pi L^2} \quad (2.1-13.b)$$

A equação (2.1-13) pode ser aproximada por [13]

$$f_T \cong f_o 2(\sqrt{1+i_f} - 1) \quad (2.1-14)$$

A partir das expressões de g_m , C_{gs} e C_{gb} apresentadas em [13] é possível mostrar que (2.1-14) é bastante satisfatória para projetos, uma vez que se aproxima muito da expressão completa (2.1-13), sendo, por outro lado, muito mais simples de se lidar manualmente.

A Figura 2.1-4 mostra a proximidade de comportamento da equação de f_T completa, (2.1-13), com sua aproximação, (2.1-14). Na Figura 2.1-5 o erro da expressão simplificada é quantificado.




Figura 2.1-4 Frequência de corte intrínseca normalizada.

(—) expressão completa, (2.1-13)
 (-----) aproximação, (2.1-14)




Figura 2.1-5 Erro (%) da aproximação de f_T/f_0 .

2.2 O Transistor MOS Intrínseco Composto

2.2.1 Princípios Gerais

O transistor composto (TC) é uma estrutura de MOSFET's desenvolvida em [9, 10] para alto ganho de tensão com boa resposta em alta frequência. É formada por uma composição de transistores, cada um destes denominado transistor simples ou unitário, conforme a Figura 2.2-1. Substitui com vantagens o mero aumento de comprimento de canal do componente com proporcional aumento de largura (transistor retangular), por oferecer o mesmo ganho com menor área [9]. Supera também a composição cascode por não apresentar o problema de redução da excursão em tensão.

O estudo do TC desenvolvido em [9, 10] demonstrou a operacionabilidade deste em qualquer regime de inversão. Porém as leis que descrevem seu comportamento em frequência e corrente em [9, 10] estão baseadas em equações válidas só para inversão forte. A disponibilidade de um modelo de carga sem restrições quanto ao regime de inversão [13]

leva a uma teoria igualmente ampla para este dispositivo. Tal generalização é o foco dos itens subseqüentes deste capítulo.

2.2.2 Corrente de Dreno do Transistor Composto

O modelo de corrente de dreno ora empregado desmembra esta em uma corrente direta, função de V_G e V_S ($I_F=f(V_G,V_S)$), e reversa, função de V_G e V_D ($I_R=f(V_G,V_D)$). O mesmo ocorre para o TC que, entretanto, na distribuição das tensões agora apresenta um nó a mais, X (Figura 2.2-1). Por conseqüência o TC tem a corrente de dreno I_D^C descrita ou pela que circula nos transistores do lado do dreno, ou naqueles do lado da fonte, respectivamente:

$$I_D^D = f_D(V_G, V_X) - f_D(V_G, V_D) \quad (2.2-1.a)$$

$$I_D^S = f_S(V_G, V_S) - f_S(V_G, V_X) \quad (2.2-1.b)$$

A descrição em forma de corrente direta e reversa nos leva a:

$$I_D^D = I_F^D - I_R^D \quad (2.2-2.a)$$

$$I_D^S = I_F^S - I_R^S \quad (2.2-2.b)$$

A normalização destas correntes direta e reversa através de (2.1-5.b) e (2.1-5.c) permite a escrita das correntes de dreno dos lados do dreno e fonte do TC conforme:

$$I_D^D = I_{sq} \left(\frac{W}{L} \right)_D [i_f^D - i_r^D] \quad (2.2-3.a)$$

$$I_D^S = I_{sq} \left(\frac{W}{L} \right)_S [i_f^S - i_r^S] \quad (2.2-3.b)$$

A Figura 2.2-1 mostra como as principais correntes e tensões estão distribuídas. E a relação $i_f^D = i_r^S = i_x$ surge a partir da igualdade $V_G^D - V_X = V_G^S - V_X$ imposta pelo circuito. Com $I_D^D = I_D^S$, (2.2-3.a), (2.2-3.b), e $(W/L)_D = m(W/L)_S$, chegamos a:

$$i_x = \frac{i_f^S + m i_r^D}{1 + m} \quad (2.2-4)$$

i_x é o grau de inversão intermediário sendo função de m , e das correntes normalizadas associadas aos terminais de dreno e fonte, evidentemente permitindo a exclusão de variáveis relacionadas com o nó X (V_X e o próprio i_x). Em [10] a corrente de dreno do TC foi descrita em função das tensões, enquanto que no presente trabalho nos

preocupamos em fazê-lo em função das correntes divididas por I_S . Para tanto desenvolvemos ou (2.2-3.a) ou (2.2-3.b) conjuntamente com as relações $i_f^D = i_r^S = i_x$ e $(W/L)_D = m(W/L)_S$, e (2.2-4). O resultado é a expressão que se segue:

$$I_D^C = \left(\frac{W}{L} \right)_{EQ} I_{SQ} [i_f^S - i_r^D] \quad (2.2-5.a)$$

$$\left(\frac{W}{L} \right)_{EQ} = \frac{m}{1+m} \left(\frac{W}{L} \right)_S \quad (2.2-5.b)$$

Vê-se que I_D^C é função da corrente normalizada direta de fonte e reversa de dreno, em uma formulação que estende ao TC uma separação da corrente de dreno análoga à de um único transistor. A razão de aspecto equivalente $(W/L)_{EQ}$ é a mesma de [10] que, para transistores de mesmo comprimento de canal do lado da fonte e do dreno, $L_S = L_D$, significa um comprimento equivalente igual a $L_S \cdot (m+1)$, com o benefício do aumento de ganho [10]. Para o TC operando em saturação tem-se $i_f^S \gg i_r^D$, tornando-se a corrente de dreno uma função quase exclusiva do grau de inversão do MOSFET do lado da fonte.

Uma vez que o TC deve ser encarado como um componente único, podemos portanto utilizar $i_f^S = i_f$ e $i_r^D = i_r$.




Figura 2.2-1 Transistor composto e suas tensões e correntes.

2.2.3 Transcondutância do Transistor Composto

A transcondutância de porta do TC g_{mg}^C ou g_m^C é desenvolvida a partir da própria definição deste parâmetro aplicada a sua corrente de dreno,

$$g_m^C = \frac{\partial I_D^C}{\partial V_G} \quad (2.2-6)$$

A derivada de (2.2-5) em relação a V_G , juntamente com as desnormalizações das correntes e os conceitos da análise de parâmetros pequenos sinais de [11] levam a

$$g_m^C = \frac{m}{(1+m)n} \left[g_{ms}^S - \frac{g_{md}^D}{m} \right] \quad (2.2-7.a)$$

onde, por (2.1-5.a),

$$\frac{\phi_t g_{ms}^S}{I_F^S} = \frac{2}{1 + \sqrt{1 + i_f}} \quad (2.2-7.b)$$

$$\frac{\phi_t g_{md}^D}{I_R^D} = \frac{2}{1 + \sqrt{1 + i_r}} \quad (2.2-7.c)$$

A assimetria de (2.2-7.a) quanto às transcondutâncias é um reflexo da assimetria do transistor composto.

A transcondutância do TC expressa em função de i_f e i_r , abaixo, é o resultado de (2.2-7.b) e (2.2-7.c), estas com I_F^S e I_R^D normalizados, na equação (2.2-7.a).

$$g_m^C = \mu C'_{ox} \phi_t \frac{m}{1+m} \left(\frac{W}{L} \right)_S \left[\sqrt{1 + i_f} - \sqrt{1 + i_r} \right] \quad (2.2-8)$$

2.2.4 Tensões Terminais do Transistor Composto

A diferença entre a tensão de “pinch-off” e a de fonte(dreno) do TC $(V_P - V_S)^C$ é facilmente obtida por uma simples inspeção na Figura 2.2-1. (2.1-6) escrita para o TC fica:

$$\frac{(V_P - V_S)^C}{\phi_t} = \sqrt{1+i_f} - \sqrt{1+i_p} + \ln \left[\frac{\sqrt{1+i_f} - 1}{\sqrt{1+i_p} - 1} \right] \quad (2.2-9.a)$$

$$\frac{(V_P - V_D)^C}{\phi_t} = \sqrt{1+i_r} - \sqrt{1+i_p} + \ln \left[\frac{\sqrt{1+i_r} - 1}{\sqrt{1+i_p} - 1} \right] \quad (2.2-9.b)$$

Da mesma forma que no item 2.1.4, é feito o desenvolvimento de um modelo para a tensão dreno-source de saturação. Com a diferença entre a (2.2-9.a) e a (2.2-9.b) obtém-se:

$$\frac{(V_D - V_S)^C}{\phi_t} = \sqrt{1+i_f} - \sqrt{1+i_r} + \ln \left[\frac{\sqrt{1+i_f} - 1}{\sqrt{1+i_r} - 1} \right] \quad (2.2-10)$$

Também como no item 2.1.4, emprega-se o grau de saturação $(1-\varepsilon)$, com ε reescrito da seguinte maneira

$$\varepsilon = \frac{Q'_{ID}}{Q'_{IS}} = \frac{\sqrt{1+i_r} - 1}{\sqrt{1+i_f} - 1} \quad (2.2-11)$$

Com (2.2-10) e (2.2-11) chegamos a

$$\frac{V_{DSsat}^C}{\phi_t} = \frac{V_{DSsat}}{\phi_t} = (1-\varepsilon)(\sqrt{1+i_f} - 1) + \ln \left(\frac{1}{\varepsilon} \right) \quad (2.2-12)$$

Esta última equação e (2.2-9) permitem a conclusão de um funcionamento idêntico quanto às tensões tanto para o TC quanto para o transistor unitário, portanto diferente da configuração cascode.

2.2.5 Freqüência de Transição Intrínseca do Transistor Composto

De modo análogo a todas as definições até este item empregadas, que valem tanto para o componente simples quanto para o composto, a freqüência de transição intrínseca do TC f_T^C é dada por:

$$f_T^C = \frac{g_m^C}{2\pi(C_{gs}^C + C_{gb}^C)} \quad (2.2-13)$$

Portanto a versão para o TC da equação (2.1-12), a partir do desenvolvimento do Apêndice A, permite explicitar a freqüência de transição em função do grau de inversão na fonte:

$$f_T^C = f_o \frac{\frac{m}{1+m} [\sqrt{1+i_f} - 1]}{(1+m) \left(\frac{n-1}{n} \right) + \frac{2}{3n} \left[(mf_{Cgs}^D + f_{Cgd}^S) \frac{(\sqrt{1+i_f} - 1)(\sqrt{1+i_x} + 1)}{i_f} + f_{Cgs}^S \right]} \quad (2.2-14.a)$$

$$f_{Cgs}^D = \left[1 - \frac{1}{(\sqrt{1+i_x} + 1)^2} \right] \frac{\sqrt{1+i_x} - 1}{\sqrt{1+i_x}} \quad (2.2-14.b)$$

$$f_{Cgd}^S = \left[1 - \frac{1+i_f}{(\sqrt{1+i_x} + \sqrt{1+i_f})^2} \right] \frac{\sqrt{1+i_x} - 1}{\sqrt{1+i_x}} \quad (2.2-14.c)$$

$$f_{Cgs}^S = \left[1 - \frac{1+i_x}{(\sqrt{1+i_f} + \sqrt{1+i_x})^2} \right] \frac{\sqrt{1+i_f} - 1}{\sqrt{1+i_f}} \quad (2.2-14.d)$$

$$i_x = \frac{i_f}{1+m} \quad (2.2-14.e)$$

onde i_x é o grau de inversão do nó intermediário para o transistor saturado, e f_o tem o mesmo valor definido pela equação (2.1-13.b).

A próxima figura ilustra bem como o TC funciona em função de i_f para vários valores de m . Uma primeira e importante observação é o quanto a composição trapezoidal é vantajosa em relação à retangular. Na composição retangular a diminuição da frequência de transição em relação ao transistor unitário é proporcional ao quadrado do aumento do comprimento do canal; portanto, maior que a diminuição apresentada pelo transistor trapezoidal. Em uma breve exemplificação, vemos que se o comprimento L de um transistor triplicar a sua f_T reduz-se a 1/9 da inicial, enquanto na estrutura composta o crescimento equivalente de L , só possível com $m=2$ ($m>1$ sempre [10]), representa uma redução a pouco mais de 1/4, conforme se vê na Figura 2.2-2. Portanto, quanto maior for a necessidade de aumento de L , mais vantajoso o composto se torna quanto à frequência de transição. Outra questão se refere à inversão moderada, i_f em torno de 10, que, por sua vez, revela-se uma região bastante interessante para trabalho, pois a diminuição da frequência de transição do MOSFET composto é bem menor que a que ocorre na inversão fraca à medida que m aumenta.




Figura 2.2-2 Rendimento em frequência do transistor simples em relação ao composto em função de i_f para $m=2, m=3, \dots, m=10$.

A razão f_T/f_T^C de cada região de inversão em função de m pode ser visualizada a partir das assíntotas de inversão fraca e forte de cada tipo de transistor. São estas:

-Inversão fraca

$$\frac{f_T}{f_o} = \frac{ni_f}{2(n-1)} \quad (2.2-15.a)$$

$$\frac{f_T^C}{f_o} = \frac{m}{(1+m)^2} \frac{ni_f}{2(n-1)} \quad (2.2-16.a)$$

-Inversão forte

$$\frac{f_T}{f_o} = \frac{n\sqrt{i_f}}{n-1+2/3} \quad (2.2-15.b)$$

$$\frac{f_T^C}{f_o} = \frac{\frac{m}{1+m} \sqrt{i_f}}{(1+m)\left(\frac{n-1}{n}\right) + \frac{2}{3n} \left[1 - \frac{\frac{1}{1+m} + \frac{1}{\sqrt{1+m}}}{\left(1 + \frac{1}{\sqrt{1+m}}\right)^2} + \sqrt{1+m} \right]} \quad (2.2-16.b)$$

Na figura abaixo vemos as respostas em frequência dos transistores simples e composto (para $m=3$) em função do grau de inversão, respectivamente (2.1-13) e (2.2-14), bem como suas assíntotas de inversão forte e fraca.




Figura 2.2-3 Frequência de transição normalizada dos transistores simples e composto em função do grau de inversão.

- (————) expressões gerais, (2.1-13) e (2.2-14)
- (- - - - -) assíntotas de inversão fraca, (2.2-15.a) e (2.2-16.a)
- (- . - . -) assíntotas de inversão forte, (2.2-15.b) e (2.2-16.b)

A razão entre as equações das assíntotas nos dá o rendimento para a frequência em função de m para cada extremo de inversão:

$$\left(\frac{f_T}{f_T^C} \right)_{\text{Inv. Fraca}} = \frac{(1+m)^2}{m} \cong m \quad (2.2-17)$$

$$\left(\frac{f_T}{f_T^C} \right)_{\text{Inv. Forte}} = \frac{(n-1)3 \frac{(1+m)^2}{m} + 2 \left[\left(1 + \frac{1}{m} \right)^2 - \frac{\sqrt{1+m}}{m^2} + \sqrt{1+m} \right]}{3n-1} \cong 1 + \sqrt{1+m} \quad (2.2-18)$$

A simplificação de (2.2-18) é obtida fazendo $n=1$ (ou desprezando C_{gb}) e usando m grande, $m \geq 3$, tendo bastante utilidade para o cálculo à mão.

A Figura 2.2-4 exhibe o comportamento de (2.2-17) e (2.2-18), onde temos no espaço entre as curvas (abaixo da linha superior e acima da inferior) os limites de operação entre um regime e outro de inversão para um dado valor de m . Para um projeto rápido podem ser

estimados valores entre estas curvas assintóticas uma vez que estas advêm de uma boa aproximação do modelo completo, conforme demonstrado.




Figura 2.2-4 Rendimento em frequência do transistor simples em relação ao composto, em função de m , para os extremos de inversão.

Capítulo 3 - Amplificadores Básicos MOS

Neste capítulo apresentamos o novo modelo MOSFET inserido em uma releitura do amplificador elementar e na análise de alguns dos blocos amplificadores mais empregados: o estágio diferencial, o amplificador de transcondutância (OTA) simétrico e o OTA Miller. Extraímos para estes blocos as equações relativas a algumas das principais especificações dos amplificadores operacionais, tais como produto ganho-banda (GBW), ganho e margem de fase, entre outras [8].

3.1 Amplificador Elementar Fonte Comum

3.1.1 Eficiência em Área e em Corrente

O amplificador fonte comum, Figura 3.1-1, é uma estrutura já bem estudada [3, 6]. Porém, a partir do modelo apresentado no Capítulo 2, é possível observar o conflito área x potência, característico dos circuitos a MOSFET's.




Figura 3.1-1 Amplificador MOS fonte comum.

(a) Modelo DC

(b) Modelo AC

Na Figura 3.1-1 (b) temos representadas as capacitâncias de porta-fonte C_{gs} , porta-substrato C_{gb} e porta-dreno C_{gd} , que influenciam a resposta do amplificador em altas frequências. CL , por sua vez, é responsável pelo pólo dominante do amplificador. De imediato obtemos $GBW = g_m / (2\pi CL)$, onde GBW é o produto ganho-banda do amplificador, ou frequência de ganho unitário extrapolada. Usando esta última equação, (2.1-4.a), e (2.1-5), a corrente de dreno e a razão de aspecto (W/L) podem ser escritas como:

$$I_D = 2\pi \cdot GBW \cdot CL \cdot n \cdot \phi_t \frac{1 + \sqrt{1 + i_f}}{2} \quad (3.1-1)$$

$$\frac{W}{L} = \frac{2\pi \cdot GBW \cdot CL}{\mu \cdot C'_{ox} \cdot \phi_t} \left(\frac{1}{\sqrt{1 + i_f} - 1} \right) \quad (3.1-2)$$

Em (3.1-1) e (3.1-2) fica clara a presença do grau de inversão como a variável que ajusta o compromisso entre a área e a corrente de consumo. Quanto menor i_f , menor será o consumo, havendo, por outro lado, um aumento na área, e vice-versa. (3.1-1), ao ser comparada [6] com a equação do bipolar, que relaciona a corrente de coletor I_C com a transcondutância, $\phi_t g_m / I_C = 1$, mostra i_f como a diferença fundamental entre o bipolar e o MOS (ver Apêndice C).

A questão do ajuste de i_f passa por uma avaliação da área e potência do projeto MOS. Neste trabalho definimos para um amplificador duas figuras de mérito, uma para a corrente e outra para a área. Em [16] é definido o fator de excesso de corrente CEF (Current Excess Factor), que corresponde à razão entre a corrente total de um amplificador e à consumida por um inversor ideal em inversão fraca ($i_f = 0$) que tenha os mesmos GBW e CL . Aqui aplicamos um conceito similar [17], onde a corrente de dreno de referência é a dada pela equação (3.1-1), porém com $i_f = 8$. Paralelamente, introduzimos o fator de excesso de área AEF (Area Excess Factor) como a divisão da soma das razões de aspectos do circuito pela de um único transistor, (3.1-2), para também os mesmos GBW e CL . E tendo em vista uma unificação de conceitos também é feito $i_f = 8$. Este valor de i_f é conseguido tendo como base (2.1-3.b), e corresponde à igualdade entre as correntes de 'drift' e difusão, reescrita abaixo de modo a destacar a relação entre o grau de inversão e a carga de inversão de fonte:

$$\frac{I_F}{\mu n C'_{ox} \frac{\phi_t^2}{2} \frac{W}{L}} = i_f = \left(\frac{Q'_{IS}}{n C'_{ox} \phi_t} \right)^2 - 2 \left(\frac{Q'_{IS}}{n C'_{ox} \phi_t} \right) \quad (3.1-3)$$

onde, isolando Q'_{IS} normalizado por $nC'_{ox}\phi_t$, obtemos:

$$\frac{Q'_{IS}}{nC'_{ox}\phi_t} = 1 - \sqrt{1+i_f} \tag{3.1-4}$$

A corrente de ‘drift’, termo quadrático de (3.1-3), será igual à de difusão, termo linear da mesma equação, para $i_f=8$. A substituição de Q'_{IS} obtida com este i_f através de (3.1-4) em (3.1-3) comprova esta igualdade.

CEF e AEF são então dados por:

$$CEF = \frac{I_{tot}}{2\pi \cdot GBW \cdot CL \cdot n \cdot \phi_t \cdot 2} \tag{3.1-5}$$

$$AEF = \frac{\sum W/L}{2\pi \cdot GBW \cdot CL / (\mu \cdot C'_{ox} \cdot \phi_t \cdot 2)} \tag{3.1-6}$$

Os comportamentos de AEF e CEF para o amplificador fonte comum são apresentados no gráfico a seguir.




Figura 3.1-2 CEF e AEF em função de i_f para 1 transistor.

Na próxima tabela vemos os valores limites destes fatores. Convém julgar que a definição original de CEF usando como referência $i_f=0$ [16], caso ideal sob o ponto de vista do consumo, é inviável como padrão por implicar em uma área infinita.

| Regime de Inversão | Fraca ($i_f<<1$) | Moderada* ($i_f=8$) | Forte ($i_f>>1$) |
|--------------------|--------------------|-----------------------|--------------------|
| CEF | 1/2 | 1 | ∞ |
| AEF | ∞ | 1 | 0 |

(*):1 transistor

Tabela 3.1-1 Valores limites dos fatores de excesso de corrente e área.

3.1.2 Correlação entre Área e Resposta em Frequência

A razão entre a frequência de transição e o produto ganho banda, f_T/GBW , tendo como base (2.1-14) e (3.1-2), resulta em:

$$\frac{\text{GBW}}{f_T} = \frac{C'_{ox} \cdot W \cdot L}{2 \cdot CL} \quad (3.1-7)$$

(3.1-7) também resulta de considerar $C_{gs} + C_{gb} \cong C'_{ox} \cdot W \cdot L / 2$. A conclusão é a independência do grau de inversão na relação entre produto ganho-banda e frequência de transição. A simplicidade de (3.1-7) ainda é bastante apropriada para uma avaliação rápida da área em função de f_T , uma vez fornecidos GBW e CL.

Consegue-se uma modelagem bastante simples e útil para o efeito parasitário advindo da capacitância de junção CJ, onde $CJ = CJ' \cdot W \cdot L_{DIF}$ com CJ' sendo a capacitância de junção por unidade de área e L_{DIF} o comprimento da região de difusão do MOSFET. CJ/CL com W a partir de (3.1-7) resulta em:

$$\frac{CJ}{CL} = 2 \frac{CJ' L_{DIF}}{C'_{ox} L} \frac{\text{GBW}}{f_T} \quad (3.1-8)$$

(3.1-8) relaciona especificações e parâmetros tecnológicos, de modo que se possa escolher como critério de projeto, por exemplo, $CJ/CL < 20\%$. Resultado similar a (3.1-8) pode ser obtido para a capacitância lateral da junção e para a capacitância de “overlap” porta-dreno.

3.2 Estágio Diferencial

Na Figura 3.2-1 é mostrado um estágio diferencial [8]. Consiste de um par de transistores de entrada, T1 e T2, responsável pela conversão tensão-corrente, e de um outro par que forma uma carga ativa, T3 e T4.




Figura 3.2-1 Estágio diferencial.

3.2.1 Ganho de Tensão para Baixas Frequências (BF)

O ganho em tensão BF A_{vo} deste estágio é dado por

$$A_{vo} = \frac{g_{m1}}{g_{ds2} + g_{ds4}} \quad (3.2-1)$$

Onde $g_{ds} = I_D / VA$ é a condutância de saída do transistor e VA é a tensão de Early de um MOSFET [3]. A substituição da expressão para g_{ds} em (3.2-1) nos conduz à seguinte expressão para o ganho de tensão normalizado (com o auxílio do produto $\phi_t n$):

$$\phi_t n A_{vo} \left(\frac{VA_2 + VA_4}{VA_2 VA_4} \right) = \frac{\phi_t n g_{m1}}{I_{D1}} = \frac{2}{1 + \sqrt{1 + i_{f1}}} \quad (3.2-2)$$

Esta expressão coincide com (2.1-5.a), ou seja, a Figura 2.1-2 é também apropriada para a observação do ganho normalizado em função de i_{f1} . Nota-se que A_{vo} independe do nível de inversão do transistor de carga.

3.2.2 Produto Ganho-Banda e Margem de Fase

O pólo dominante do estágio diferencial, considerando somente a influência da capacitância de carga, ignorando as capacitâncias intrínsecas e extrínsecas associadas ao nó 5, faz com que o produto ganho banda seja:

$$GBW = \frac{g_{m1}}{2\pi CL} \quad (3.2-3)$$

Como mostrado em [8], a margem de fase M_f é função do pólo não dominante f_{nd} devido à capacitância equivalente do nó 4.

$$f_{nd} = \frac{g_{m3}}{2\pi C_{n4}} \quad (3.2-4)$$

C_{n4} é o resultado do somatório das capacitâncias dos transistores associados ao referido nó. Desprezando as capacitâncias extrínsecas $f_{nd} \cong g_m / [2(C_{gs} + C_{gb})] = f_T/2$. A margem de fase é então dada pela expressão [8]:

$$M_f = 90^\circ - \text{Arctg}\left(\frac{GBW}{f_{T3}/2}\right) + \text{Arctg}\left(\frac{GBW}{f_{T3}}\right) \quad (3.2-5)$$

Para um estágio único a margem de fase não tem um carácter crítico; no entanto, é bastante relevante quando no projeto de um amplificador operacional.

3.2.3 Tensões Mínimas e Máximas de Entrada e Saída

Para as tensões de entrada de modo comum mínima e máxima, V_{ICMmin} e V_{ICMmax} , bem como a excursão em tensão na saída deste bloco amplificador, V_{Omin} e V_{Omax} , encontramos (ver Apêndice D):

$$V_{ICMmin} = n(V_{SS} - V_{DD}) + V_{DD} + nV_{TON} + V_{TOP} + n100mV + n^2\phi_t(\sqrt{1+i_{f3}} - 1) \quad (3.2-6)$$

$$V_{ICMmax} = V_{DD} + V_{TOP} - nV_{DSsat5} - n\phi_t(\sqrt{1+i_{f1}} - 1) \quad (3.2-7)$$

$$V_{Omin} = V_{SS} + 100mV + \phi_t(\sqrt{1+i_{f3}} - 1) \quad (3.2-8)$$

$$V_{Omax} = V_{DD}(1 - 1/n) - V_{TOP}/n - 100mV \quad (3.2-9)$$

As equações 3.2-6 a 3.2-9 são provenientes de uma simples análise apresentando as diferenças de potenciais dos terminais dos transistores em função de i_f além de, evidentemente, das tensões de alimentação e de limiar. V_{DSsat5} é a queda de tensão da fonte de corrente implementada por um transistor MOS, no caso um quinto transistor neste circuito. A expressão (3.2-6) supõe n do transistor canal P igual a n do canal N.

3.2.4 Taxa de Rampa

O parâmetro taxa de rampa SR, a máxima taxa de variação da tensão de saída de um amplificador diferencial [18], é definido como [8]:

$$SR = \frac{I_{BIAS}}{CL} \quad (3.2-10)$$

E através da associação de SR com GBW conseguimos uma normalização semelhante à feita para o ganho de tensão DC, a seguir:

$$\frac{SR}{2\phi_t n 2\pi GBW} = \frac{I_{D1}}{\phi_t n g_{m1}} = \frac{1 + \sqrt{1 + i_{f1}}}{2} \quad (3.2-11)$$

Embora a validade desta relação tenha sido demonstrada para um amplificador diferencial, ela pode ser estendida para um amplificador operacional (OTA).

3.2.5 Eficiência em Área e em Corrente

Neste item aplicamos os conceitos de CEF e AEF no circuito sob análise, arbitrando para este último a mobilidade do transistor canal N como parte da normalização. O desenvolvimento de ambos os fatores visando uma representação em termos de grau de inversão levam a:

$$CEF = \frac{I_{tot}}{2\pi \cdot GBW \cdot CL \cdot n \cdot \phi_t \cdot 2} = \frac{1 + \sqrt{1 + i_{f1}}}{2} \quad (3.2-12)$$

$$AEF = \frac{\sum W/L}{2\pi \cdot GBW \cdot CL / (\mu_N \cdot C'_{ox} \cdot \phi_t \cdot 2)} = \frac{4\mu_N}{\mu_P} \left(\frac{1}{\sqrt{1 + i_{f1}} - 1} + (1 + \sqrt{1 + i_{f1}}) \frac{\mu_P}{\mu_N i_{f3}} \right) \quad (3.2-13)$$

O desenvolvimento destas expressões leva em conta a simetria do circuito, o que faz surgir a igualdade $i_{f1}=i_{f2}$, e o fato de T3 e T4 estarem sempre submetidos aos mesmos potenciais na porta, tendo, por consequência, $i_{f3}=i_{f4}$.

AEF tende a infinito para i_{f1} tendendo a zero (inversão fraca) e também para i_{f1} tendendo a infinito (inversão forte), o que sugere a existência de um valor mínimo. Pela derivação em relação a i_{f1} ($\partial AEF / \partial i_{f1} = 0$), encontramos o grau de inversão de área mínima (i_{f1Amin}) para T1:

$$i_{f1Amin} = \frac{\mu_N i_{f3}}{\mu_P} + 2 \sqrt{\frac{\mu_N i_{f3}}{\mu_P}} \quad (3.2-14)$$

Na Figura 3.2-2 conferimos o comportamento tanto de AEF como de CEF. Os valores mínimos do fator de área, indicados pelos círculos (o), são colocados neste gráfico, (3.2-13).




Figura 3.2-2 AEF e CEF como funções de i_{f1} com i_{f3} como parâmetro.

Um valor de i_{f3} fixo corresponde a, por exemplo, adotar-se a menor tensão de saída (V_{DSsat4}) como parâmetro de projeto.

3.3 Amplificador de Transcondutância Simétrico

O OTA simétrico, Figura 3.3-1, possui um par diferencial formado pelos transistores de entrada T1 e T2, cujas correntes circulam por T3 e T4, ambos conectados como diodos. T5 e T6 espelham estas correntes multiplicadas por B (por isso chamado de fator de multiplicação). A corrente do transistor T5 é então mais uma vez espelhada pelo par T7 e T8, que também formam um espelho, com um fator de multiplicação igual a 1.




Figura 3.3-1 OTA simétrico.

3.3.1 Ganho de Tensão para Baixas Frequências

O ganho de tensão BF deste estágio é, principalmente, determinado pela condutância do nó de saída, 7, cujo valor é $g_{ds6} + g_{ds8}$. Este ganho relaciona-se com a transcondutância de T1 através do fator de multiplicação B, que corresponde ao espelhamento entre T4 e T6 (T3 e T5). Assim A_{vo} é dado por [8]:

$$A_{vo} = \frac{Bg_{m1}}{g_{ds6} + g_{ds8}} \quad (3.3-1)$$

O desenvolvimento desta expressão, tendo por objetivo uma normalização idêntica à realizada para a equação do ganho de tensão do estágio diferencial, item 3.2.1, fornece:

$$\phi_t n A_{vo} \left(\frac{VA_6 + VA_8}{VA_6 VA_8} \right) = \frac{\phi_t n g_{m1}}{I_{D1}} = \frac{2}{1 + \sqrt{1 + i_{f1}}} \quad (3.3-2)$$

Tendo considerado até então o ganho total, concentrar-nos-emos agora no conhecimento do ganho do primeiro estágio A_{v1} , que é determinante quanto ao nível de ruído neste circuito [8]. Por inspeção encontramos [8]:

$$A_{v1} = \frac{g_{m1}}{g_{m3}} \quad (3.3-3)$$

Através de (2.1-5) reescrevemos A_{v1} , cuja expressão tendo como variáveis os i_f 's de T1 e T3 é:

$$A_{v1} = \frac{I_{S1}}{I_{S3}} \left(\frac{\sqrt{1 + i_{f1}} - 1}{\sqrt{1 + i_{f3}} - 1} \right) \quad (3.3-4)$$

3.3.2 Produto Ganho-Banda e Margem de Fase

Esta topologia tem um pólo dominante associado à capacitância de carga, e que se relaciona com B e g_{m1} de forma a nos dar GBW conforme [8]:

$$GBW = \frac{Bg_{m1}}{2\pi CL} \quad (3.3-5)$$

É preciso ressaltar que estão sendo desconsideradas as demais capacitâncias intrínsecas e parasitas que o nó 7 contém.

A margem de fase neste circuito é influenciada pelos pólos não dominantes dos nós 5 e 6, respectivamente [8]:

$$f_{nd5} = \frac{g_{m4}}{2\pi C_{n5}} \quad (3.3-6)$$

$$f_{nd6} = \frac{g_{m7}}{2\pi C_{n6}} \quad (3.3-7)$$

C_{n5} e C_{n6} são os somatórios das capacitâncias de cada nó, sendo aqui feitas as aproximações $f_{nd5} \cong f_{T4}/(1+B)$ e $f_{nd6} \cong f_{T7}/2$. A próxima equação mostra como fica a margem de fase para o OTA simétrico [8]:

$$Mf = 90^\circ - \text{Arctg}\left(\frac{GBW}{f_{T4}/(1+B)}\right) - \left(\text{Arctg}\left(\frac{GBW}{f_{T7}/2}\right) - \text{Arctg}\left(\frac{GBW}{f_{T7}}\right)\right) \quad (3.3-8)$$

Observa-se que o aparecimento de mais um pólo não dominante, em relação ao estágio diferencial, acarreta em um maior cuidado no posicionamento destes durante o projeto. Caso contrário, um indesejável desvio de fase pode ser introduzido.

3.3.3 Tensões Mínimas e Máximas de Entrada e Saída

À semelhança do realizado para o estágio diferencial, buscamos uma descrição da excursão da tensão de saída em termos de i_f , e das tensões de alimentação e de limiar. Tem-se com isto:

$$V_{ICMmax} = n(V_{DD} - V_{SS}) + V_{SS} + nV_{TOP} + V_{TON} - n100mV - n^2\phi_t(\sqrt{1+i_{f3}} - 1) \quad (3.3-9)$$

$$V_{ICMmin} = V_{SS} + V_{TON} + nV_{DSsat9} + n\phi_t(\sqrt{1+i_{f1}} - 1) \quad (3.3-10)$$

$$V_{Omax} = V_{DD} - 100mV - \phi_t(\sqrt{1+i_{f6}} - 1) \quad (3.3-11)$$

$$V_{Omin} = V_{SS} + 100mV + \phi_t(\sqrt{1+i_{f8}} - 1) \quad (3.3-12)$$

A excursão de saída é aqui limitada pela tensão de saturação dos transistores T6 e T8. A tensão de entrada modifica-se em relação à do diferencial somente no que tange à troca de canais dos transistores; por conseguinte, é simétrica em relação à do amplificador previamente analisado. V_{DSsat9} é a queda de tensão para a fonte de corrente, valendo aqui as mesmas observações feitas para o estágio diferencial, ou seja, supõe-se uma diferença de potencial dreno-fonte mínima para manter o MOSFET que constitui esta fonte na região de saturação.

3.3.4 Taxa de Rampa

A taxa de rampa é agora B vezes maior que a do estágio diferencial [8]:

$$SR = \frac{BI_{BIAS}}{CL} \quad (3.3-13)$$

No entanto, o SR normalizado é igual ao do estágio diferencial:

$$\frac{SR}{2\phi_t n 2\pi GBW} = \frac{I_{D1}}{\phi_t n g_{m1}} = \frac{1 + \sqrt{1+i_{f1}}}{2} \quad (3.3-14)$$

3.3.5 Eficiência em Área e em Corrente

CEF e AEF do OTA simétrico apresentam expressões semelhantes às do estágio diferencial, refletindo as semelhanças entre os circuitos. É interessante notar que, uma vez estudado o diferencial, item 3.2, facilmente identifica-se seus termos embutidos nas equações do amplificador simétrico, bem como aqueles referentes aos novos componentes. Abaixo temos, respectivamente, CEF e AEF.

$$CEF = \frac{I_{tot}}{2\pi \cdot GBW \cdot CL \cdot n \cdot \phi_t \cdot 2} = \frac{1 + \sqrt{1 + i_{f1}}}{2} \left(\frac{1 + B}{B} \right) \quad (3.3-15)$$

$$AEF = \frac{\sum W/L}{2\pi \cdot GBW \cdot CL / (\mu_N \cdot C'_{ox} \cdot \phi_t \cdot 2)} = \frac{4}{B} \left(\frac{1}{\sqrt{1 + i_{f1}} - 1} + (1 + \sqrt{1 + i_{f1}}) \left(\frac{\mu_N}{\mu_P i_{f3}} (1 + B) + \frac{B}{i_{f7}} \right) \right) \quad (3.3-16)$$

Como uma evolução do estágio diferencial, o OTA também possui uma área mínima função de i_{f1} . E com um valor mínimo, conforme:

$$i_{f1Amin} = \frac{\mu_P i_{f3} i_{f7}}{\mu_N (1 + B) i_{f7} + \mu_P B i_{f3}} + 2 \sqrt{\frac{\mu_P i_{f3} i_{f7}}{\mu_N (1 + B) i_{f7} + \mu_P B i_{f3}}} \quad (3.3-17)$$

3.4 Amplificador de Transcondutância Miller

A Figura 3.4-1 mostra um OTA de dois estágios com compensação Miller [8, 19]. Este é formado por um estágio diferencial com dois transistores pMOS como entradas, T1 e T2, e um espelho formado por T3 e T4 atuando como carga ativa. Sua saída é conectada a um estágio amplificador simples constituído por T5 e T6. O capacitor de compensação C_c conectado entre os estágios forma a referida compensação Miller. Diferentemente dos amplificadores previamente analisados, esta estrutura possui um pólo e um zero que precisam ser cuidadosamente posicionados, o que acaba por aumentar a complexidade de análise e projeto.




Figura 3.4-1 OTA Miller.

A próxima figura exibe o equivalente AC do OTA Miller, onde podemos identificar em seus componentes os diversos parâmetros pequeno sinal [8, 19].




Figura 3.4-2 Equivalente AC do circuito OTA Miller.

3.4.1 Ganho de Tensão para Baixas Frequências

A partir do circuito AC, de maneira simples, encontramos o ganho BF, dado por:

$$A_{vo} = \left(\frac{g_{m1}}{g_{ds2} + g_{ds4}} \right) \left(\frac{g_{m6}}{g_{ds5} + g_{ds6}} \right) \quad (3.4-1)$$

O ganho não mais depende de um único grau de inversão, mas de dois deles, no caso i_{f1} e i_{f6} , segundo:

$$(\phi_{tn})^2 A_{vo} \left(\frac{VA_2 + VA_4}{VA_2 VA_4} \right) \left(\frac{VA_5 + VA_6}{VA_5 VA_6} \right) = \frac{\phi_{tn} g_{m1}}{I_{D1}} \frac{\phi_{tn} g_{m6}}{I_{D6}} = \frac{2}{1 + \sqrt{1 + i_{f1}}} \frac{2}{1 + \sqrt{1 + i_{f6}}} \quad (3.4-2)$$

3.4.2 Produto Ganho-Banda e Margem de Fase

O amplificador Miller é um circuito clássico, sendo as suas principais singularidades bastante conhecidas. f_{p1} é a frequência do primeiro pólo, f_{p2} a do segundo e f_z a do zero, revistas nas três próximas equações [8, 19]:

$$f_{p1} = \frac{(g_{ds2} + g_{ds4})(g_{ds5} + g_{ds6})}{2\pi g_{m6} C_c} \quad (3.4-3)$$

$$f_{p2} = \frac{g_{m6}}{2\pi C_L} \quad (3.4-4)$$

$$f_z = \frac{g_{m6}}{2\pi C_c} \quad (3.4-5)$$

O estágio diferencial, por sua vez, introduz um desvio na fase dado, conforme visto no item 3.2, pelo pólo não dominante [8]:

$$f_{nd4} = \frac{g_{m3}}{2\pi C_{n4}} \quad (3.4-6)$$

Através da aproximação para cada pólo não dominante, que o considera de valor igual à metade da frequência de transição, tem-se $f_{nd4} \approx f_{T3}/2$. Com isto a margem de fase de [8, 19] passa a ser dada por:

$$Mf = 90^\circ - \text{Arctg}\left(\frac{GBW}{f_{p2}}\right) - \text{Arctg}\left(\frac{GBW}{f_z}\right) - \text{Arctg}\left(\frac{GBW}{f_{T3}/2}\right) + \text{Arctg}\left(\frac{GBW}{f_{T3}}\right) \quad (3.4-7)$$

onde GBW é [8, 19]:

$$GBW = \frac{g_{m1}}{2\pi C_c} \quad (3.4-8)$$

Supondo $GBW/f_{T3} \ll 1$, uma condição normalmente empregada, tem-se, então, para a margem de fase:

$$Mf \approx 90^\circ - \text{arctg}\left(\frac{GBW}{f_{p2}}\right) - \text{arctg}\left(\frac{GBW}{f_z}\right) \quad (3.4-9)$$

Para um dado valor de Mf podemos visualizar o comportamento do compromisso entre f_{p2} e f_z normalizados por GBW através da Figura 3.4-3. Este gráfico é traçado segundo (3.4-10) (aplicação da relação trigonométrica $\text{tg}(A+B) = (\text{tg}A + \text{tg}B)/(1 - \text{tg}A\text{tg}B)$ em (3.4-9)).

$$\frac{f_z}{GBW} = \frac{\text{tg}(90^\circ - Mf) + \frac{f_{p2}}{GBW}}{\frac{f_{p2}}{GBW} \text{tg}(90^\circ - Mf) - 1} \quad (3.4-10)$$

As equações clássicas das singularidades e produto ganho banda ainda permitem a exploração de algumas novas relações. Uma delas é a dada pela razão entre (3.4-5) e (3.4-8), e outra pela razão de (3.4-4) e (3.4-5), resultando, respectivamente, em:

$$\frac{f_z}{GBW} = \frac{g_{m6}}{g_{m1}} \quad (3.4-11)$$

$$\frac{f_{p2}}{f_z} = \frac{C_c}{CL} \quad (3.4-12)$$

(3.4-11) mostra o quanto a alocação do zero é dependente das transcondutâncias de cada estágio. Já (3.4-12) apresenta especial interesse por permitir que a equação (3.4-10) seja reescrita da forma:

$$\frac{f_{p2}}{f_z} = \frac{\frac{f_{p2}}{GBW} \operatorname{tg}(90^\circ - Mf) - 1}{\frac{f_{p2}}{GBW} \operatorname{tg}(90^\circ - Mf) + 1} = \frac{C_c}{CL} \quad (3.4-13)$$

podendo ser feita a aproximação

$$\frac{C_c}{CL} \cong \frac{f_{p2}}{GBW} \operatorname{tg}(90^\circ - Mf) - 1 \quad (3.4-14)$$

Na Figura 3.4-4 é mostrada a comparação entre a expressão completa e a aproximada. E na Figura 3.4-5 avalia-se o erro da aproximação proposta, vendo-se que é bastante adequada para valores de margem de fase acima de sessenta graus e f_{p2}/GBW acima de três.




Figura 3.4-3 Relação entre 2º pólo e o zero parametrizada pela margem de fase.




Figura 3.4-4 Razão C_c/CL em função da alocação do 2º pólo para vários valores de M_f .

(—) expressão completa, (3.4-13)
 (---) expressão aproximada, (3.4-14)




Figura 3.4-5 Erro (%) de C_c/CL em função da razão f_{p2}/GBW para vários valores de M_f .

(3.4-14) é uma expressão simples que relaciona o 2º pólo com as capacitâncias de carga e compensação, o produto ganho-banda, e a margem de fase. E, ao juntar-se às

demais equações do amplificador de 2 estágios, demonstra a forte interrelação entre as variáveis envolvidas. Para GBW e CL fornecidos como especificações, há um aumento nas possibilidades de ajustes na alocação de singularidades, em relação aos amplificadores precedentemente analisados.

3.4.3 Tensões Mínimas e Máximas de Entrada e Saída

As tensões de entrada são as mesmas do item 3.2.3, evidentemente devido ao fato de o estágio de entrada deste amplificador ser o analisado no referido item. No entanto, para manter o conjunto das equações de excursão com a mesma forma dos até então mostrados, estas são repetidas abaixo, juntamente com as de saída.

$$V_{ICMmin} = n(V_{SS} - V_{DD}) + V_{DD} + nV_{TON} + V_{TOP} + n100mV + n^2\phi_t(\sqrt{1+i_{f3}} - 1) \quad (3.4-15)$$

$$V_{ICMmax} = V_{DD} + V_{TOP} - n100mV - n\phi_t(\sqrt{1+i_{f1}} - 1) - n\phi_t(\sqrt{1+i_{f7}} - 1) \quad (3.4-16)$$

$$V_{Omin} = V_{SS} + 100mV + \phi_t(\sqrt{1+i_{f6}} - 1) \quad (3.4-17)$$

$$V_{Omax} = V_{DD} - 100mV - \phi_t(\sqrt{1+i_{f5}} - 1) \quad (3.4-18)$$

As tensões máxima e mínima de saída são funções dos i_f 's de T5 e T6, respectivamente.

3.4.4 Taxa de Rampa

A taxa de rampa deste amplificador é dada por [8, 19]:

$$SR = \frac{I_{BIAS}}{C_c} \quad (3.4-19)$$

Como a corrente de polarização é o dobro da que circula por T1, SR é descrito como uma função de i_{f1} . E com (3.4-8) faz-se a normalização por GBW:

$$\frac{SR}{2\phi_t n 2\pi GBW} = \frac{I_{D1}}{\phi_t n g_{m1}} = \frac{1 + \sqrt{1+i_{f1}}}{2} \quad (3.4-20)$$

3.4.5 Eficiência em Área e em Corrente

As equações de CEF e AEF abaixo apresentam em seus termos a capacitância de compensação e o 2º pólo, demonstrando a influência da alocação das singularidades no desempenho tanto em consumo quanto em área. A condição de tensão de off-set igual a zero, (3.4-22.b) [20], é levada em consideração, e, em se tratando de uma relação de áreas, aparece naturalmente em AEF.

$$CEF = \frac{I_{tot}}{2\pi \cdot GBW \cdot CL \cdot n \cdot \phi_t \cdot 2} = 2 \frac{C_c}{CL} \left(\frac{1 + \sqrt{1 + i_{f1}}}{2} \right) + \frac{f_{p2}}{2 \cdot GBW} \left(\frac{1 + \sqrt{1 + i_{f6}}}{2} \right) \quad (3.4-21)$$

$$AEF = \frac{\sum W/L}{2\pi \cdot GBW \cdot CL / (\mu_N \cdot C'_{ox} \cdot \phi_t \cdot 2)} = \frac{C_c}{CL} \frac{2\mu_N}{\mu_P} \left(\frac{1}{\sqrt{1 + i_{f1}} - 1} + (1 + \sqrt{1 + i_{f1}}) \frac{\mu_P}{\mu_N i_{f6}} (1 + 2D) \right) + \frac{f_{p2}}{GBW} \left(\frac{1 + D}{\sqrt{1 + i_{f1}} - 1} \right) \quad (3.4-22.a)$$

$$D = \frac{(W/L)_7}{2(W/L)_3} = \frac{(W/L)_5}{(W/L)_6} \quad (3.4-22.b)$$

A etapa diferencial, como no amplificador do item 3.3, faz com que o OTA Miller também possua uma área mínima de acordo com i_{f1} , neste caso:

$$i_{f1Amin} = \frac{\mu_N i_{f6}}{\mu_P (1 + 2D)} + 2 \sqrt{\frac{\mu_N i_{f6}}{\mu_P (1 + 2D)}} \quad (3.4-23)$$

Capítulo 4 - Metodologia de Projeto de Amplificadores CMOS

4.1 Linhas Gerais

A metodologia de projeto proposta neste trabalho é centrada na determinação dos graus de inversão ou correntes normalizadas (i_f 's) dos transistores de um dado circuito. No capítulo 3 foi demonstrado como o ganho de tensão, o produto ganho banda, a margem de fase, a excursão em tensão, o slew rate, e as figuras de mérito AEF e CEF estão ligados aos i_f 's dos amplificadores. Desta maneira torna-se simples ver que, uma vez escolhidos os graus de inversão de modo a satisfazer um dos requisitos supracitados, os demais podem ou não atender às restrições de projeto. É na exploração dos conjuntos de valores para os i_f 's que é feita a avaliação do melhor compromisso entre os diversos parâmetros envolvidos.

O emprego de um modelo intrínseco e canal longo faz com que diversos efeitos sejam ignorados. Tem como vantagem uma modelagem simples de circuitos, porém com a necessidade de simulação, onde efeitos de canal curto e extrínsecos não computados no cálculo à mão são considerados.

Para uma dada capacitância de carga CL são tomadas como especificações somente GBW e M_f . Isto devido ao fato de se conseguir uma precisão mais do que satisfatória na determinação das transcondutâncias, para uma certa corrente de polarização e grau de inversão [6]. O erro na resposta em frequência desejada pode ser minimizado pela redução das capacitâncias parasitas, estimadas através da razão CJ/CL , (3.1-8). O ganho de tensão, que comumente é especificado [8, 19], aqui não o é por estar ligado a efeitos canal curto. O modelo para a condutância de saída dos amplificadores, como já demonstrado, é o da tensão de Early, que aqui é só estimada (ver Apêndice F). Por isso, o ganho é verificado após o projeto realizado e, caso se necessite aumento de ganho, emprega-se transistores compostos. Igualmente são verificados ao final do projeto as excursões em tensão de entrada e saída, a taxa de rampa, a área e o consumo de corrente.

Em todos os projetos que serão apresentados neste capítulo será adotado o critério do grau de inversão do par diferencial ser menor ou igual ao do espelho de corrente. Este procedimento visa à minimização de área e melhoria do casamento de ambas as estruturas (pois o casamento do par diferencial aumenta quanto mais baixo for o seu grau de inversão, e o do espelho aumenta à medida que este cresce [21]). Deve-se atentar no entanto para a existência de outros critérios igualmente importantes como excursão em tensão e resposta em frequência que, dependendo da aplicação, podem ser mais importantes que a área.

4.2 Estágio Diferencial

De acordo com as diretrizes do item 4.1 e as características do estágio diferencial analisadas na seção 3.2, o projeto deste amplificador é realizado conforme o seguinte procedimento:

- a) Para os transistores de entrada, T1 e T2, escolher um valor de i_{f1} , e conseqüentemente encontrar o par $(I_{D1}, (W/L)_1)$ conforme (3.1-1) e (3.1-2), satisfazendo o GBW e CL especificados.
- b) De acordo com a razão de aspecto obtida em (a), selecionar W_1 e L_1 onde, com o auxílio de (3.1-7), verificar se a frequência de transição f_{T1} é suficientemente maior que o GBW especificado, e com (3.1-8), avaliar o efeito das capacitâncias de junção.
- c) Escolher i_{f3} , e com (2.1-5.b) e (2.1-5.c) calcular $(W/L)_3$ (uma vez que $I_{D3}=I_{D1}$). E, seguindo o critério estabelecido no item 4.1, $i_{f3} \geq i_{f1}$.
- d) Com a razão de aspecto de T3, escolher W_3 e L_3 de modo a se conseguir uma margem de fase dentro da especificada, de acordo com (3.1-7) e (3.2-5).
- e) Verificar o ganho de tensão e, caso este esteja abaixo do desejado, ou diminuir os graus de inversão dos transistores, ou aumentar os comprimentos de canais.
- f) Verificar também a excursão em tensão, o slew rate, o AEF e o CEF.
- g) Projetar a fonte de corrente para operação em baixa tensão. Para tanto, a sua tensão de saturação deve ser a mais baixa possível, em outras palavras, um grau de inversão suficientemente baixo, de acordo com critérios de área e excursão fixados pelo projetista.

A título de exemplo são analisados vários pares i_{f1} e i_{f3} para uma capacitância de carga de 10pF, e especificações GBW=10MHz e 100MHz. Nas próximas tabelas estão os projetos obtidos a partir das equações desenvolvidas para o estágio diferencial, item 3.2, para os diferentes GBW's:

| (CL; GBW) | (10pF; 10MHz) | | | | | |
|-------------------------|---------------|----------|----------|----------|----------|-----------|
| (i_{f1} ; i_{f3}) | (1; 8) | (4; 8) | (8; 8) | (8; 40) | (8; 100) | (40; 8) |
| $I_{tot}=I_{BIAS}$ (A) | 51 μ | 68 μ | 84 μ | 84 μ | 84 μ | 157 μ |
| CEF | 1.21 | 1.62 | 2.00 | 2.00 | 2.00 | 3.70 |
| SR (V/ μ s) | 5.1 | 6.8 | 8.4 | 8.4 | 8.4 | 15.7 |
| (W/L) ₁ | 1508 | 505 | 312 | 312 | 312 | 116 |
| (W/L) ₃ | 68 | 91 | 113 | 22 | 9 | 209 |
| $\sum W/L$ | 3152 | 1192 | 850 | 668 | 642 | 650 |
| AEF* | 27.90 | 10.56 | 7.53 | 5.93 | 5.68 | 5.74 |
| V_{ICMmax} (V)* | 1.83 | 1.80 | 1.77 | 1.77 | 1.77 | 1.66 |
| V_{ICMmin} (V)* | -3.67 | -3.67 | -3.67 | -3.52 | -3.36 | -3.67 |
| V_{Omax} (V)* | 0.88 | 0.88 | 0.88 | 0.88 | 0.88 | 0.88 |
| V_{Omin} (V)* | -2.35 | -2.35 | -2.35 | -2.26 | -2.26 | -2.35 |
| A_{vo} (dB)* | 35 | 33 | 31 | 31 | 31 | 26 |
| f_{T3}/GBW | 157 | 157 | 157 | 424 | 710 | 157 |
| CL/CJ ₃ * | 222 | 222 | 222 | 600 | 1003 | 222 |

Tabela 4.2-1 Projetos de amplificadores diferenciais para CL=10pF e GBW=10MHz.

| (CL; GBW) | (10pF; 100MHz) | | | | | |
|-------------------------|----------------|-----------|-----------|-----------|-------------|----------|
| (i_{f1} ; i_{f3}) | (8; 8) | (8; 100) | (8; 1000) | (40; 100) | (100; 1000) | (100; 8) |
| $I_{tot}=I_{BIAS}$ (A) | 850 μ | 850 μ | 850 μ | 1.57m | 2.34m | 2.34m |
| CEF | 2.00 | 2.00 | 2.00 | 3.70 | 5.52 | 5.52 |
| SR (V/ μ s) | 85 | 85 | 85 | 157 | 234 | 234 |
| (W/L) ₁ | 3123 | 3123 | 3123 | 1156 | 690 | 690 |
| (W/L) ₃ | 1130 | 90 | 9 | 167 | 25 | 3121 |
| $\sum W/L$ | 8506 | 6426 | 6264 | 2646 | 1430 | 7622 |
| AEF* | 7.53 | 5.69 | 5.54 | 2.34 | 1.26 | 6.75 |
| V_{ICMmax} (V)* | 1.77 | 1.77 | 1.77 | 1.65 | 1.53 | 1.53 |
| V_{ICMmin} (V)* | -3.67 | -3.36 | -2.41 | -3.36 | -2.41 | -3.67 |
| V_{Omax} (V)* | 0.88 | 0.88 | 0.88 | 0.88 | 0.88 | 0.88 |
| V_{Omin} (V)* | -2.34 | -2.16 | -1.60 | -2.16 | -1.60 | -2.35 |
| A_{vo} (dB)* | 31 | 31 | 31 | 26 | 22 | 22 |
| f_{T3}/GBW | 16 | 71 | 240 | 71 | 240 | 16 |
| CL/CJ ₃ * | 23 | 100 | 339 | 100 | 339 | 23 |

Tabela 4.2-2 Projetos de amplificadores diferenciais para CL=10pF e GBW=100MHz.

*: $\phi_t=26mV$, $V_{TOP}=-0.53V$, $V_{TON}=0.491V$, $V_{DD}=2.5V$, $V_{SS}=-2.5V$, $V_{A2}=V_{A4}=5V$, $n=1.3$, $C'_{ox}=0.0023F/m^2$, $CJ'_N=0.38 \cdot 10^{-3}F/m^2$, $CJ'_P=0.7 \cdot 10^{-3}F/m^2$, $L_{DIF}=1.5\mu m$, $L=0.7\mu m$, $\mu_N=0.0465m^2/(Vs)$ e $\mu_P=0.0168m^2/(Vs)$. $V_{DSsat5}=0.1V$.

Uma análise dos resultados acima mostra que o projetista tem várias alternativas de projeto. Vemos que o regime de inversão está ligado à especificação de GBW onde, à medida que este aumenta, o projeto migra da região de inversão fraca para a forte. Por

outro lado, o aumento de CL corresponde a um aumento na área (W), sendo mantido o nível de inversão.

A partir da Tabela 4.2-1 foi simulado o caso $(i_{f1}; i_{f3})=(4; 8)$ e da Tabela 4.2-2 o caso $(i_{f1}; i_{f3})=(40; 100)$. Nas tabelas e figuras abaixo são mostrados os resultados de simulações com o modelo EKV [22] usando o simulador SMASH versão 2.2 [23] e parâmetros da tecnologia ES2 (ver Apêndice E) com $L=0.7\mu\text{m}$ para todos os transistores.

Os valores teóricos e simulados são bastante próximos. Lembramos que estão sendo desconsiderados efeitos extrínsecos e de canal curto. As diferenças do ganho devem ser atribuídas principalmente ao fato de termos adotado um valor aproximado para a tensão de Early, sendo que o objetivo no caso do ganho, aqui, é o de demonstrar a modificação de seu valor sem um compromisso rigoroso com a precisão.

| Parâmetro | Teórico | Simulado |
|----------------|-------------|-------------|
| g_{m1} (A/V) | 628.3 μ | 790.0 μ |
| CEF | 1.62 | 1.38 |
| AEF | 10.56 | 9.09 |
| GBW (MHz) | 10 | 11.6 |
| A_{vo} (dB) | 33 | 27 |

Tabela 4.2-3 Simulação do amp. dif. - $(i_{f1}; i_{f3})=(4; 8)$, $CL=10\text{pF}$ e $GBW=10\text{MHz}$.




Figura 4.2-1 Função de transferência do estágio diferencial entrada P com $(i_{f1}; i_{f3})=(4; 8)$, $CL=10\text{pF}$ e $GBW=10\text{MHz}$, para $V_i=V_+(V_-=0\text{V})$ e $V_i=V_-(V_+=0\text{V})$.





Figura 4.2-2 Resposta em frequência do estágio diferencial entrada

P com $(i_{f1}; i_{f3}) = (4; 8)$, $CL = 10\text{pF}$ e $GBW = 10\text{MHz}$.

| Parâmetro | Teórico | Simulado |
|----------------|---------|----------|
| g_{m1} (A/V) | 6.28m | 8.48m |
| CEF | 3.70 | 3.24 |
| AEF | 2.34 | 2.05 |
| GBW (MHz) | 100 | 114 |
| A_{vo} (dB) | 26 | 25 |

Tabela 4.2-4 Simulação do amp. dif. - $(i_{f1}; i_{f3})=(40; 100)$, $CL=10pF$ e $GBW=100MHz$.






Figura 4.2-3 Função de transferência do estágio diferencial entrada P com $(i_{f1}; i_{f3})=(40; 100)$, $CL=10pF$ e $GBW=100MHz$, para $V_i=V_+(V_-=0V)$ e $V_i=V_-(V_+=0V)$.



(a)



(b)

Figura 4.2-4 Resposta em frequência do estágio diferencial entrada P com $(i_{f1}; i_{f2}) = (40; 100)$, $CL = 100\text{pF}$ e $GBW = 100\text{MHz}$.

4.3 Amplificador de Transcondutância Simétrico

O método de projeto para o OTA simétrico é semelhante ao do estágio diferencial, devido à semelhança entre as estruturas. A diferença essencial entre os amplificadores está no ajuste do fator de multiplicação B . i_{f1} e i_{f3} têm a mesma importância que no amplificador diferencial. i_{f7} , o nível de inversão de T7 e T8, afeta a excursão de saída, o ganho de tensão e a área. Como T8 trabalha de modo similar a T6, a adoção de $i_{f7} \equiv i_{f3}$ (pois $i_{f3} = i_{f4} = i_{f5} = i_{f6}$) significa uma simplificação de procedimento bastante útil, e por isso empregada no método de síntese ora proposto.

O projeto do OTA simétrico pode ser realizado segundo a seguinte metodologia:

- a) Escolher um valor para B entre 1 e 3 [8] e, com (3.3-5), calcular g_{m1} para o GBW e CL especificados. Com a escolha também de i_{f1} , encontrar o par $(I_{D1}, (W/L)_1)$ conforme (2.1-5).
- b) De acordo com a razão de aspecto obtida em (a), selecionar W_1 e L_1 , onde com o auxílio de (3.1-7) verifica-se se a frequência de transição f_{T1} é suficientemente maior que o GBW especificado, e com (3.1-8) a razão CJ/CL .
- c) Escolher i_{f3} (com $i_{f3} \geq i_{f1}$ segundo o item 4.1), e com (2.1-5.b) e (2.1-5.c) calcular $(W/L)_3$. Como em (a) já foi fornecido o valor de B e com adoção de $i_{f7} = i_{f3}$, $(W/L)_6$ e $(W/L)_8$ são imediatamente determinados ((2.1-5.b) e (2.1-5.c)).
- d) Com as razões de aspecto de T5 e T6, escolher W_5 , L_5 , W_6 , e L_6 de modo a se conseguir uma margem de fase dentro da especificada, de acordo com (3.1-7) e (3.3-8).
- e) Verificar o ganho de tensão e, caso este esteja abaixo do desejado, ou diminuir os graus de inversão dos transistores, ou aumentar os comprimentos de canais.
- f) Verificar também a excursão em tensão, o slew rate, o AEF e o CEF. Estas especificações são ajustáveis através de i_f 's.
- g) Projetar a fonte de corrente para operação em baixa tensão. Para tanto a sua tensão de saturação deve ser a mais baixa possível; em outras palavras, um grau de inversão suficientemente baixo, de acordo com critérios de área e excursão fixados pelo projetista.

Aqui também é feita a análise de vários pares i_{f1} e i_{f3} (com as equações do item 3.3), devido ao uso de $i_{f7} = i_{f3}$. Visando uma possível comparação entre os amplificadores

simétrico e diferencial mantem-se os pares (i_{f1} ; i_{f3}), CL e especificações de GBW, só se acrescentando valores de B. Cada circuito, então, possui as características exibidas nas próximas tabelas.

| (CL; GBW; B) | (10pF; 10MHz; 1) | | | | | |
|-------------------------|------------------|-------------|-----------|-----------|-----------|--------------|
| (i_{f1} ; i_{f3}) | (1; 8) | (4; 8) | (8; 8) | (8; 40) | (8; 100) | (40; 8) |
| I_{BIAS} (A) | 51.25 μ | 68.75 μ | 85 μ | 85 μ | 85 μ | 157.25 μ |
| I_{tot} (A) | 102.5 μ | 137.5 μ | 170 μ | 170 μ | 170 μ | 314.5 μ |
| CEF | 2.41 | 3.24 | 4.00 | 4.00 | 4.00 | 7.40 |
| SR (V/ μ s) | 5.1 | 6.8 | 8.5 | 8.5 | 8.5 | 15.7 |
| (W/L) ₁ | 545 | 183 | 112 | 112 | 112 | 42 |
| (W/L) ₃ | 188 | 252 | 312 | 62 | 25 | 578 |
| (W/L) ₅ | 188 | 252 | 312 | 62 | 25 | 578 |
| (W/L) ₇ | 68 | 91 | 112 | 23 | 9 | 209 |
| \sum W/L | 1978 | 1556 | 1696 | 518 | 342 | 2814 |
| AEF* | 17.54 | 13.80 | 15.06 | 4.61 | 3.04 | 24.91 |
| V_{ICMmax} (V)* | 3.58 | 3.58 | 3.58 | 3.43 | 3.27 | 3.58 |
| V_{ICMmin} (V)* | -1.86 | -1.84 | -1.81 | -1.81 | -1.81 | -1.70 |
| V_{Omax} (V)* | 2.34 | 2.34 | 2.34 | 2.26 | 2.16 | 2.35 |
| V_{Omin} (V)* | -2.34 | -2.34 | -2.34 | -2.26 | -2.16 | -2.35 |
| A_{vo} (dB)* | 36 | 33 | 31 | 31 | 31 | 26 |
| f_{T4}/GBW | 57 | 57 | 57 | 153 | 257 | 57 |
| CL/CJ ₄ * | 44 | 44 | 44 | 117 | 197 | 44 |
| f_{T7}/GBW | 157 | 157 | 157 | 424 | 711 | 157 |
| CL/CJ ₇ * | 222 | 222 | 222 | 600 | 1004 | 222 |

Tabela 4.3-1 Projetos de OTA's simétricos para CL=10pF, GBW=10MHz e B=1.

| (CL; GBW; B) | (10pF; 100MHz; 1) | | | | | |
|-------------------------|-------------------|-----------|-----------|-----------|-------------|----------|
| (i_{f1} ; i_{f3}) | (8; 8) | (8; 100) | (8; 1000) | (40; 100) | (100; 1000) | (100; 8) |
| I_{BIAS} (A) | 850 μ | 850 μ | 850 μ | 1.57m | 2.35m | 2.35m |
| I_{tot} (A) | 1.70m | 1.70m | 1.70m | 3.14m | 4.70m | 4.70m |
| CEF | 4.00 | 4.00 | 4.00 | 7.40 | 11.05 | 11.05 |
| SR (V/ μ s) | 85.0 | 85.0 | 85.0 | 157.2 | 234.7 | 234.7 |
| (W/L) ₁ | 1130 | 1130 | 1130 | 418 | 250 | 250 |
| (W/L) ₃ | 3123 | 250 | 25 | 462 | 69 | 8627 |
| (W/L) ₅ | 3123 | 250 | 25 | 462 | 69 | 8627 |
| (W/L) ₇ | 1130 | 90 | 9 | 167 | 25 | 3121 |
| \sum W/L | 17012 | 3440 | 2378 | 1509 | 826 | 41250 |
| AEF* | 15.06 | 3.04 | 2.10 | 2.67 | 0.73 | 36.51 |
| V_{ICMmax} (V)* | 3.58 | 3.27 | 2.32 | 3.27 | 2.32 | 3.60 |
| V_{ICMmin} (V)* | -1.81 | -1.81 | -1.81 | -1.70 | -1.57 | -1.57 |
| V_{Omax} (V)* | 2.35 | 2.16 | 1.60 | 2.16 | 1.60 | 2.35 |
| V_{Omin} (V)* | -2.35 | -2.16 | -1.60 | -2.16 | -1.60 | -2.35 |
| A_{vo} (dB)* | 31 | 31 | 31 | 26 | 22 | 22 |
| f_{T4}/GBW | 6 | 25 | 87 | 25 | 87 | 6 |
| CL/CJ ₄ * | 5 | 19 | 67 | 19 | 67 | 5 |
| f_{T7}/GBW | 16 | 71 | 241 | 71 | 241 | 16 |
| CL/CJ ₇ * | 23 | 100 | 340 | 100 | 340 | 23 |

Tabela 4.3-2 Projetos de OTA's simétricos para CL=10pF, GBW=100MHz e B=1.

| (CL; GBW; B) | (10pF; 10MHz; 3) | | | | | |
|-------------------------|------------------|-------------|-------------|-------------|-------------|------------|
| (i_{f1} ; i_{f3}) | (1; 8) | (4; 8) | (8; 8) | (8; 40) | (8; 100) | (40; 8) |
| I_{BIAS} (A) | 17 μ | 22.75 μ | 28.25 μ | 28.25 μ | 28.25 μ | 52.5 μ |
| I_{tot} (A) | 68 μ | 91 μ | 113 μ | 113 μ | 113 μ | 210 μ |
| CEF | 1.61 | 2.16 | 2.67 | 2.67 | 2.67 | 4.94 |
| SR (V/ μ s) | 5.1 | 6.9 | 8.5 | 8.5 | 8.5 | 15.7 |
| (W/L) ₁ | 181 | 61 | 38 | 38 | 38 | 14 |
| (W/L) ₃ | 63 | 84 | 104 | 21 | 8 | 193 |
| (W/L) ₅ | 189 | 252 | 312 | 63 | 24 | 579 |
| (W/L) ₇ | 68 | 91 | 113 | 23 | 9 | 209 |
| $\sum w/L$ | 1002 | 976 | 1134 | 290 | 158 | 1990 |
| AEF* | 8.87 | 8.66 | 10.04 | 2.54 | 1.41 | 17.60 |
| V_{ICMmax} (V)* | 3.58 | 3.58 | 3.58 | 3.43 | 3.27 | 3.58 |
| V_{ICMmin} (V)* | -1.86 | -1.84 | -1.81 | -1.81 | -1.81 | -1.70 |
| V_{Omax} (V)* | 2.34 | 2.34 | 2.34 | 2.26 | 2.16 | 2.35 |
| V_{Omin} (V)* | -2.34 | -2.34 | -2.34 | -2.26 | -2.16 | -2.35 |
| A_{vo} (dB)* | 36 | 33 | 31 | 31 | 31 | 26 |
| f_{T4}/GBW | 57 | 57 | 57 | 153 | 257 | 57 |
| CL/CJ ₄ * | 44 | 44 | 44 | 117 | 197 | 44 |
| f_{T7}/GBW | 157 | 157 | 157 | 424 | 711 | 157 |
| CL/CJ ₇ * | 222 | 222 | 222 | 600 | 1004 | 222 |

Tabela 4.3-3 Projetos de OTA's simétricos para CL=10pF, GBW=10MHz e B=3.

| (CL; GBW; B) | (10pF; 100MHz; 3) | | | | | |
|-------------------------|-------------------|-------------|-------------|-----------|-------------|-------------|
| (i_{f1} ; i_{f3}) | (8; 8) | (8; 100) | (8; 1000) | (40; 100) | (100; 1000) | (100; 8) |
| I_{BIAS} (A) | 282.5 μ | 282.5 μ | 282.5 μ | 525 μ | 782.5 μ | 782.5 μ |
| I_{tot} (A) | 1.13m | 1.13m | 1.13m | 2.10m | 3.13m | 3.13m |
| CEF | 2.67 | 2.67 | 2.67 | 4.94 | 7.37 | 7.37 |
| SR (V/ μ s) | 85.0 | 85.0 | 85.0 | 157.2 | 234.7 | 234.7 |
| (W/L) ₁ | 377 | 377 | 377 | 140 | 83 | 83 |
| (W/L) ₃ | 1041 | 83 | 8 | 154 | 23 | 2876 |
| (W/L) ₅ | 3123 | 250 | 25 | 462 | 69 | 8627 |
| (W/L) ₇ | 1130 | 90 | 9 | 167 | 25 | 3121 |
| $\sum w/L$ | 11342 | 1600 | 838 | 1846 | 400 | 29414 |
| AEF* | 10.04 | 1.41 | 0.74 | 1.63 | 0.35 | 26.04 |
| V_{ICMmax} (V)* | 3.58 | 3.27 | 2.32 | 3.27 | 2.32 | 3.60 |
| V_{ICMmin} (V)* | -1.81 | -1.81 | -1.81 | -1.70 | -1.57 | -1.57 |
| V_{Omax} (V)* | 2.35 | 2.16 | 1.60 | 2.16 | 1.60 | 2.35 |
| V_{Omin} (V)* | -2.35 | -2.16 | -1.60 | -2.16 | -1.60 | -2.35 |
| A_{vo} (dB)* | 31 | 31 | 31 | 26 | 22 | 22 |
| f_{T4}/GBW | 6 | 25 | 87 | 25 | 87 | 6 |
| CL/CJ ₄ * | 5 | 19 | 67 | 19 | 67 | 5 |
| f_{T7}/GBW | 16 | 71 | 241 | 71 | 241 | 16 |
| CL/CJ ₇ * | 23 | 100 | 340 | 100 | 340 | 23 |

Tabela 4.3-4 Projetos de OTA's simétricos para CL=10pF, GBW=100MHz e B=3.

*: $\phi_t=26\text{mV}$, $V_{TOP}=-0.53\text{V}$, $V_{TON}=0.491\text{V}$, $V_{DD}=2.5\text{V}$, $V_{SS}=-2.5\text{V}$, $V_{A6}=V_{A8}=5\text{V}$, $n=1.3$, $C'_{ox}=0.0023\text{F/m}^2$, $CJ'_N=0.38\cdot 10^{-3}\text{F/m}^2$, $CJ'_P=0.7\cdot 10^{-3}\text{F/m}^2$, $L_{DIF}=1.5\mu\text{m}$, $L=0.7\mu\text{m}$, $\mu_N=0.0465\text{m}^2/(\text{Vs})$ e $\mu_P=0.0168\text{m}^2/(\text{Vs})$. $V_{DSsat9}=0.1\text{V}$.

Mantendo-se o mesmo ambiente e características de simulação do estágio diferencial, foram simulados os casos $(i_{f1}; i_{f3})=(4; 8)$ e $(i_{f1}; i_{f3})=(40; 100)$, respectivamente, para GBW iguais a 10MHz e 100MHz, e com B de valores 1 e 3, respectivamente. Nas próximas tabelas podemos comparar estas simulações com o cálculo.

| Parâmetro | Teórico | Simulado |
|----------------|-------------|-------------|
| g_{m1} (A/V) | 628.3 μ | 927.0 μ |
| I_{tot} (A) | 137.5 μ | 200.0 μ |
| CEF | 3.24 | 2.14 |
| AEF | 13.80 | 6.26 |
| GBW (MHz) | 10 | 22 |
| A_{vo} (dB) | 33 | 31 |

Tabela 4.3-5 Simulação do OTA sim. - $(i_{f1}; i_{f3})=(4; 8)$, $B=1$, $CL=10pF$ e $GBW=10MHz$.






Figura 4.3-1 Função de transferência do OTA simétrico entrada N com $(i_{f1}; i_{f3})=(4; 8)$, $B=1$, $CL=10pF$ e $GBW=10MHz$, para $V_i=V_+$ e $V_i=V_-$.



(a)



(b)

Figura 4.3-2 Resposta em frequência do OTA simétrico entrada N com $(i_{f1}; i_{f3}) = (4; 8)$, $B=1$, $C_L=10\text{pF}$ e $\text{GBW}=10\text{MHz}$.

| Parâmetro | Teórico | Simulado |
|----------------|---------|----------|
| g_{m1} (A/V) | 2.09m | 3.58m |
| $I_{tot}(A)$ | 2.10m | 2.83m |
| CEF | 4.94 | 4.03 |
| AEF | 1.63 | 1.00 |
| GBW (MHz) | 100 | 165 |
| A_{vo} (dB) | 26 | 29 |

Tabela 4.3-6 Simulação do OTA sim. - $(i_{f1}; i_{f3})=(40;100)$, $B=3$, $CL=10pF$ e $GBW=100MHz$.




Figura 4.3-3 Função de transferência do OTA simétrico entrada N com $(i_{f1};i_{f3})=(40;100)$, $B=3$, $CL=10pF$ e $GBW=100MHz$, $V_i=V+(V-=0V)$ e $V_i=V-(V+=0V)$.





Figura 4.3-4 Resposta em frequência do OTA simétrico entrada N com $(i_{f1}; i_{f3}) = (40; 100)$, $B=3$, $CL=10\text{pF}$ e $GBW=100\text{MHz}$.

4.4 Amplificador de Transcondutância Miller

Pela topologia podemos ver que $i_{f6}=i_{f3}$, o que evidentemente define o grau de inversão do transistor T6 uma vez pronto o projeto do primeiro estágio. O cálculo das dimensões passa pela determinação das transcondutâncias de T1 e T6, diferentemente dos amplificadores diferencial e simétrico que possuem uma única transcondutância. g_{m1} e g_{m6} , juntamente com a capacitância de compensação, relacionam-se diretamente com a alocação do 2º pólo e do zero, conforme visto no item 3.4.2, definindo o produto ganho banda e a margem de fase. Esta última tem um significado mais importante quando comparada com a dos demais amplificadores presentes neste trabalho. (3.4-13) expõe este compromisso entre singularidades e C_c ficando claro que, para uma dada especificação de M_f , ao se alocar f_{p2} não há mais escolha para a capacitância de compensação, e vice-versa. O critério para esta alocação é muito simples: f_{p2} ou C_c os menores possíveis. Tal escolha é justificada por simples inspeção nas equações de CEF e AEF, (3.4-21) e (3.4-22), observando como f_{p2} e C_c influenciam estes fatores.

A condição de off-set sistemático igual a zero, (3.4-22.b), provoca uma outra particularidade neste circuito. Não mais é possível se arbitrar pares i_{f1} e i_{f3} como nos demais amplificadores. Escolhe-se primeiro i_{f1} e, em seguida, i_{f7} e D , sendo i_{f3} função destes dois últimos. Isto é facilmente compreensível pela reescrita de (3.4-22.b) com o auxílio de (2.1-5.b) e (2.1-5.c), abaixo:

$$D = \frac{(W/L)_7}{2(W/L)_3} = \frac{\mu_P i_{f3}}{\mu_N i_{f7}} \quad (4.4-1)$$

i_{f3} desta forma deve obedecer:

$$i_{f3} = D \frac{i_{f7} \mu_N}{\mu_P} \quad (4.4-2)$$

Onde o produto $D \cdot i_{f7}$ deve garantir a condição arbitrada (item 4.1) de $i_{f3} \geq i_{f1}$.

Com isto o OTA Miller é então projetado conforme:

- a) Escolher o menor valor de C_c possível. Pode-se tomar como limite inferior valores que comecem a se aproximar de 10% de CL. Sendo especificados GBW, M_f e CL, encontram-se g_{m1} , g_{m6} , f_{p2} , e f_z , seguindo o equacionamento da seção 3.4.2.

- b) Escolher i_{f1} , e com (2.1-5.b) e (2.1-5.c) calcular as dimensões de T1 e T2 e a corrente $I_{BIAS}=I_{D1}$.
- c) Com as razões de aspecto obtidas em (b) selecionar W_1, L_1 , e com o auxílio de (3.1-7) verificar a frequência de transição f_{T1} , e com (3.1-8) a influência das capacitâncias parasitárias.
- d) Determinar as fontes de correntes formadas pelos transistores T5 e T7, e o amplificador de saída T6. Para tanto selecionar i_{f7} ($i_{f7}=i_{f5}$) visando a máxima excursão e ganho de tensão, ou seja, o menor grau de inversão possível. Escolher D. Com I_{D1} (igual a $I_{D7}/2$) de (b) e i_{f7} , calcular $(W/L)_7$. Com i_{f3} ($i_{f3}=i_{f6}$), de (4.4-2), e g_{m6} de (a), obter $(W/L)_6$. E, finalmente, determinar a razão de aspecto de T5 por $(W/L)_5=(W/L)_6(W/L)_7/(2(W/L)_3)$.
- e) Usando (3.4-7) verificar a margem de fase. Caso esteja abaixo da especificada aumentar i_{f3} através de i_{f7} , (4.4-2).
- f) Verificar o ganho de tensão e, caso este esteja abaixo do desejado, diminuir os graus de inversão dos transistores e/ou aumentar os comprimentos de canais.
- g) Verificar também a excursão em tensão, o slew rate, o AEF e o CEF, ajustáveis através de i_f 's.

O OTA Miller, à semelhança do diferencial e do simétrico, pode ser exemplificado por várias combinações de graus de inversão. Nesta análise serão mantidas as especificações de GBW de 10MHz e 100MHz, e CL de 10pF. A margem de fase agora é fixada em 70°. Os valores, aqui fixados, de i_{f1} para cada GBW também não mudarão. Como aqui se inicia o projeto pela atribuição de i_{f7} , são arbitrariamente adotados $D=1/(\mu_N/\mu_P)$ e $D=1/(2\mu_N/\mu_P)$, o que leva a, respectivamente, $i_{f3}=i_{f7}$ e $i_{f3}=i_{f7}/2$. Os valores para i_{f3} usados nos exemplos anteriores agora o são para i_{f7} , com i_{f3} determinado segundo o D adotado. Isto é feito para a manutenção dos graus de inversão até então empregados. Para a capacitância de compensação é arbitrado $C_c/CL=1/10$, logo $C_c=1pF$.

Neste contexto as singularidades e transcondutâncias, características AC comum a todos os projetos, são:

| | GBW (MHz) | |
|----------------|-----------|--------|
| | 10 | 100 |
| g_{m1} (A/V) | 62.83μ | 628.3μ |
| g_{m6} (A/V) | 1.92m | 19.2m |
| f_{p2}/GBW | 3 | 3 |
| f_z/GBW | 30.5 | 30.5 |

Tabela 4.4-1 Projeto AC do amplificador de dois estágios com Cc/CL=1/10 e Mf=70°.

Nas tabelas que se seguem encontram-se os projetos calculados para as várias combinações de graus de inversão adotadas.

| (CL; GBW; D) | (10pF; 10MHz; 1/(μN/μP)) | | | | | |
|--------------------------------------|---------------------------|--------|--------|---------|----------|---------|
| (i _{f1} ; i _{f7}) | (1; 8) | (4; 8) | (8; 8) | (8; 40) | (8; 100) | (40; 8) |
| i _{f3} =i _{f7} | 8 | 8 | 8 | 40 | 100 | 8 |
| I _{BIAS} (A) | 5.1μ | 6.8μ | 8.5μ | 8.5μ | 8.5μ | 15.7μ |
| I _{tot} (A) | 140.0μ | 143.5μ | 146.7μ | 257.1μ | 375.4μ | 161.2μ |
| CEF | 3.29 | 3.38 | 3.45 | 6.05 | 8.84 | 3.79 |
| SR (V/μs) | 5.13 | 6.87 | 8.50 | 8.50 | 8.50 | 15.72 |
| (W/L) ₁ | 151 | 51 | 31 | 31 | 31 | 12 |
| (W/L) ₃ | 7 | 9 | 11 | 2 | 1 | 21 |
| (W/L) ₅ | 936 | 978 | 972 | 384 | 190 | 953 |
| (W/L) ₆ | 345 | 345 | 345 | 128 | 76 | 345 |
| (W/L) ₇ | 38 | 51 | 62 | 12 | 5 | 116 |
| Σ w/L | 1691 | 1521 | 1507 | 571 | 361 | 1597 |
| AEF* | 14.97 | 13.46 | 13.34 | 5.05 | 3.20 | 14.14 |
| V _{ICMmax} (V)* | 1.76 | 1.73 | 1.73 | 1.62 | 1.50 | 1.62 |
| V _{ICMmin} (V)* | -3.67 | -3.67 | -3.67 | -3.52 | -3.64 | -3.67 |
| V _{Omax} (V)* | 2.35 | 2.35 | 2.35 | 2.26 | 2.16 | 2.35 |
| V _{Omin} (V)* | -2.35 | -2.35 | -2.35 | -2.26 | -2.16 | -2.35 |
| A _{vo} (dB)* | 67 | 64 | 62 | 57 | 53 | 57 |
| f _{T3} /GBW | 157 | 157 | 157 | 424 | 710 | 157 |
| CL/CJ ₃ * | 222 | 222 | 222 | 600 | 1003 | 222 |
| Mf | 69.82° | 69.82° | 69.82° | 69.93° | 69.96° | 69.82° |

Tabela 4.4-2 Projetos de OTA's Miller para CL=10pF, GBW=10MHz e D=1/(μN/μP).

| (CL; GBW; D) | (10pF; 100MHz; $1/(\mu_N/\mu_P)$) | | | | | |
|--------------------|------------------------------------|----------|-----------|-----------|-------------|-----------|
| $(i_{f1}; i_{f7})$ | (8; 8) | (8; 100) | (8; 1000) | (40; 100) | (100; 1000) | (100; 8) |
| $i_{f3}=i_{f7}$ | 8 | 100 | 1000 | 100 | 1000 | 8 |
| I_{BIAS} (A) | 85 μ | 85 μ | 85 μ | 157 μ | 234 μ | 234 μ |
| I_{tot} (A) | 1.5m | 3.8m | 10.7m | 3.9m | 11.1m | 1.8m |
| CEF | 3.45 | 8.84 | 25.33 | 9.18 | 26.03 | 4.16 |
| SR (V/ μ s) | 85 | 85 | 85 | 157 | 235 | 235 |
| $(W/L)_1$ | 312 | 312 | 312 | 116 | 69 | 69 |
| $(W/L)_3$ | 113 | 9 | 1 | 17 | 2 | 312 |
| $(W/L)_5$ | 9544 | 2119 | 563 | 2065 | 788 | 9546 |
| $(W/L)_6$ | 3451 | 763 | 225 | 763 | 225 | 3451 |
| $(W/L)_7$ | 625 | 50 | 5 | 92 | 14 | 1726 |
| $\sum w/L$ | 15092 | 3614 | 1484 | 3322 | 1018 | 17206 |
| AEF* | 13.36 | 3.20 | 1.31 | 2.94 | 0.90 | 15.23 |
| V_{ICMmax} (V)* | 1.70 | 1.47 | 0.74 | 1.35 | 0.50 | 1.47 |
| V_{ICMmin} (V)* | -3.67 | -3.36 | -2.41 | -3.36 | -2.41 | -3.67 |
| V_{Omax} (V)* | 2.35 | 2.16 | 1.60 | 2.16 | 1.60 | 2.35 |
| V_{Omin} (V)* | -2.35 | -2.16 | -1.60 | -2.16 | -1.60 | -2.35 |
| A_{vo} (dB)* | 63 | 54 | 44 | 48 | 35 | 53 |
| f_{T3}/GBW | 16 | 71 | 241 | 71 | 241 | 16 |
| CL/CJ_3^* | 23 | 100 | 340 | 100 | 340 | 23 |
| Mf | 68.18° | 69.60° | 69.88° | 69.60° | 69.88° | 68.18° |

Tabela 4.4-3 Projetos de OTA's Miller para CL=10pF, GBW=100MHz e D=1/(μ_N/μ_P).

| (CL; GBW; D) | (10pF; 10MHz; $1/(2\mu_N/\mu_P)$) | | | | | |
|--------------------|------------------------------------|-----------|-----------|-----------|-----------|------------|
| $(i_{f1}; i_{f7})$ | (1; 8) | (4; 8) | (8; 8) | (8; 40) | (8; 100) | (40; 8) |
| $i_{f3}=i_{f7}/2$ | 4 | 4 | 4 | 20 | 50 | 4 |
| I_{BIAS} (A) | 5.1 μ | 6.9 μ | 8.5 μ | 8.5 μ | 8.5 μ | 15.7 μ |
| I_{tot} (A) | 115 μ | 119 μ | 122 μ | 198 μ | 281 μ | 136 μ |
| CEF | 2.71 | 2.80 | 2.87 | 4.66 | 6.62 | 3.21 |
| SR (V/ μ s) | 5.13 | 6.87 | 8.50 | 8.50 | 8.50 | 15.72 |
| $(W/L)_1$ | 151 | 51 | 31 | 31 | 31 | 12 |
| $(W/L)_3$ | 14 | 18 | 23 | 5 | 2 | 42 |
| $(W/L)_5$ | 757 | 791 | 752 | 232 | 140 | 771 |
| $(W/L)_6$ | 558 | 558 | 558 | 193 | 112 | 558 |
| $(W/L)_7$ | 38 | 51 | 62 | 12 | 5 | 116 |
| $\sum w/L$ | 1736 | 1570 | 1562 | 555 | 343 | 1670 |
| AEF* | 15.36 | 13.90 | 13.90 | 4.91 | 3.04 | 14.78 |
| V_{ICMmax} (V)* | 1.76 | 1.73 | 1.73 | 1.62 | 1.50 | 1.62 |
| V_{ICMmin} (V)* | -3.71 | -3.71 | -3.71 | -3.60 | -3.50 | -3.71 |
| V_{Omax} (V)* | 2.35 | 2.35 | 2.35 | 2.26 | 2.16 | 2.35 |
| V_{Omin} (V)* | -2.37 | -2.37 | -2.37 | -2.31 | -2.24 | -2.37 |
| A_{vo} (dB)* | 69 | 66 | 65 | 60 | 56 | 59 |
| f_{T3}/GBW | 97 | 97 | 97 | 281 | 482 | 97 |
| CL/CJ_3^* | 137 | 137 | 137 | 397 | 681 | 137 |
| Mf | 69.70° | 69.70° | 69.70° | 69.89° | 69.94° | 69.70° |

Tabela 4.4-4 Projetos de OTA's Miller para CL=10pF, GBW=10MHz e D=1/(2 μ_N/μ_P).

| (CL; GBW; D) | (10pF; 100MHz; 1/(2 μ_N/μ_P)) | | | | | |
|--------------------------------------|--------------------------------------|----------|-----------|-----------|-------------|-----------|
| (i _{n1} ; i _{r7}) | (8; 8) | (8; 100) | (8; 1000) | (40; 100) | (100; 1000) | (100; 8) |
| i _{r3} =i _{r7} /2 | 4 | 50 | 500 | 50 | 500 | 4 |
| I _{BIAS} (A) | 85 μ | 85 μ | 85 μ | 157 μ | 234 μ | 234 μ |
| I _{tot} (A) | 1.2m | 2.8m | 7.7m | 3.0m | 8.0m | 1.5m |
| CEF | 2.87 | 6.62 | 18.26 | 6.96 | 18.96 | 3.57 |
| SR (V/ μ s) | 85 | 85 | 85 | 157 | 235 | 235 |
| (W/L) ₁ | 312 | 312 | 312 | 116 | 69 | 69 |
| (W/L) ₃ | 226 | 18 | 2 | 33 | 5 | 624 |
| (W/L) ₅ | 7721 | 1561 | 404 | 1567 | 452 | 7723 |
| (W/L) ₆ | 5584 | 1124 | 323 | 1124 | 323 | 5584 |
| (W/L) ₇ | 625 | 50 | 5 | 92 | 14 | 1726 |
| $\sum W/L$ | 15629 | 3438 | 1407 | 3160 | 945 | 18141 |
| AEF* | 13.83 | 3.04 | 1.25 | 2.80 | 0.83 | 16.06 |
| V _{ICMmax} (V)* | 1.70 | 1.47 | 0.74 | 1.35 | 0.50 | 1.47 |
| V _{ICMmin} (V)* | -3.71 | -3.50 | -2.82 | -3.50 | -2.82 | -3.70 |
| V _{Omax} (V)* | 2.35 | 2.16 | 1.60 | 2.16 | 1.60 | 2.35 |
| V _{Omin} (V)* | -2.37 | -2.24 | -1.84 | -2.24 | -1.84 | -2.37 |
| A _{vo} (dB)* | 65 | 56 | 47 | 51 | 39 | 56 |
| f _{T3} /GBW | 10 | 48 | 168 | 48 | 168 | 10 |
| CL/CJ ₃ * | 14 | 68 | 237 | 68 | 237 | 14 |
| Mf | 67.07° | 69.41° | 69.83° | 69.41° | 69.82° | 67.07° |

Tabela 4.4-5 Projetos de OTA's Miller para CL=10pF, GBW=100MHz e D=1/(2 μ_N/μ_P).

*: $\phi_t=26\text{mV}$, $V_{TOP}=-0.53\text{V}$, $V_{TON}=0.491\text{V}$, $V_{DD}=2.5\text{V}$, $V_{SS}=-2.5\text{V}$, $V_{A6}=V_{A8}=5\text{V}$, $n=1.3$, $C'_{ox}=0.0023\text{F/m}^2$, $CJ'_N=0.38 \cdot 10^{-3}\text{F/m}^2$, $CJ'_P=0.7 \cdot 10^{-3}\text{F/m}^2$, $L_{DIF}=1.5\mu\text{m}$, $L=0.7\mu\text{m}$, $\mu_N=0.0465\text{m}^2/(\text{Vs})$ e $\mu_P=0.0168\text{m}^2/(\text{Vs})$.

No mesmo ambiente de simulação utilizado para os amplificadores diferencial e simétrico, são simulados dois casos do OTA Miller. Nas próximas tabelas e figuras é feita uma comparação entre teoria e simulação. Nesta estrutura, particularmente, a fonte de corrente do estágio diferencial foi implementada com um transistor, o que permitiu a análise da tensão de entrada de modo comum. O uso de fonte ideal nos demais circuitos impediu tal procedimento por não se tratar de um MOSFET. E a Figura 4.4-2 e a Figura 4.4-5 demonstram a correção dos valores calculados pela análise do comportamento dos nós 2 e 4 do circuito em questão (Figura 3.4-1). V_{n3} sobe até o ponto em que não deixa mais T7 atuar como fonte de corrente, ponto de V_{ICMmax} . E desce até -3V (valor mínimo que o simulador convergia), abaixo do V_{SS} utilizado de -2.5V, podendo em teoria atingir uma diferença mínima entre V_{n3} e V_{n4} correspondente à saturação de T1.

| Parâmetro | Teórico | Simulado |
|----------------|-------------|-------------|
| g_{m1} (A/V) | 62.83 μ | 94.6 μ |
| g_{m6} (A/V) | 1.92m | 3.9m |
| I_{tot} (A) | 143.5 μ | 253.2 μ |
| CEF | 3.38 | 4.92 |
| AEF | 13.46 | 11.12 |
| GBW (MHz) | 10 | 12.1 |
| A_{vo} (dB) | 64 | 54 |
| Mf | 69.82° | 70.0° |

Tabela 4.4-6 Simulação do OTA Miller - (i_{f1} ; i_{f7} ; i_{f3})=(4; 8; 8),
CL=10pF e GBW=10MHz.

| Parâmetro | Teórico | Simulado |
|----------------|-------------|-------------|
| g_{m1} (A/V) | 628.3 μ | 895.6 μ |
| g_{m6} (A/V) | 19.2m | 37.9m |
| I_{tot} (A) | 3.0m | 4.39m |
| CEF | 6.96 | 10.3 |
| AEF | 2.80 | 2.80 |
| GBW (MHz) | 100 | 100 |
| A_{vo} (dB) | 51 | 48 |
| Mf | 69.41° | 64.3° |

Tabela 4.4-7 Simulação do OTA Miller - (i_{f1} ; i_{f7} ; i_{f3})=(40; 100; 50),
CL=10pF e GBW=100MHz.




Figura 4.4-1 Função de transferência do OTA Miller entrada P com $(i_{f1}; i_{f7}; i_{f3})=(4; 8; 8)$, $CL=10pF$ e $GBW=10MHz$, para $V_i=V_+(V_-=0V)$ e $V_i=V_-(V_+=0V)$.




Figura 4.4-2 Tensões nos nós 3 e 4 (Figura 3.4-1) do OTA Miller entrada P com $(i_{f1}; i_{f7}; i_{f3})=(4; 8; 8)$, $CL=10pF$ e $GBW=10MHz$, para $V_i=V_+=V_-$.





Figura 4.4-3 Resposta em frequência do OTA Miller entrada P com $(i_{f1}; i_{f7}; i_{f3}) = (4; 8; 8)$, $CL = 10\text{pF}$ e $GBW = 10\text{MHz}$.




Figura 4.4-4 Função de transferência do OTA Miller entrada P com $(i_{f1}; i_{f7}; i_{f3}) = (40; 100; 50)$, $CL = 10\text{pF}$ e $GBW = 100\text{MHz}$, para $V_i = V_+(V_- = 0\text{V})$ e $V_i = V_-(V_+ = 0\text{V})$.




Figura 4.4-5 Tensões nos nós 3 e 4 (Figura 3.4-1) do OTA Miller entrada P com $(i_{f1}; i_{f7}; i_{f3}) = (40; 100; 50)$, $CL = 10\text{pF}$ e $GBW = 100\text{MHz}$, para $V_i = V_+ = V_-$.





Figura 4.4-6 Resposta em frequência do OTA Miller entrada P com $(i_{f1}; i_{f7}; i_{f3}) = (40; 100; 50)$, $CL = 10\text{pF}$ e $GBW = 100\text{MHz}$.

4.5 Emprego do Transistor Composto

O transistor composto, analisado na seção 2.2, se encaixa no método de projeto à medida que se precise aumentar o comprimento de canal em função da necessidade de mais ganho de tensão. O TC exige durante a execução do projeto somente uma correção na frequência de transição, mantendo-se todo o resto do procedimento.

Na prática faz-se o projeto inicial com transistores simples e, em se constatando que o ganho de tensão é insuficiente, emprega-se o TC. Corrigem-se as frequências de transição de acordo com o comprimento equivalente adotado, segundo o item 2.2.5. E se prossegue no desenvolvimento do amplificador sem outra mudança no modo de execução.

A seguir são exibidos os resultados de simulação para o mesmo caso do OTA Miller para $GBW=10\text{MHz}$ apresentado na seção anterior, no entanto montado com transistores compostos com $m=3$. A tabela comparativa entre valores teóricos e simulados mostra a já esperada redução na margem de fase e aumento em ganho de tensão. As figuras referentes às excursões em tensão demonstram que os valores determinados no projeto original, com transistores unitários, permanecem inalterados com o uso de TC's, como o previsto na seção 2.2.4. Ressalta-se também a diminuição da tensão de off-set em relação à montagem com transistores simples. Isto se deve ao aumento do ganho, que na prática significa uma diminuição dos efeitos canal curto ignorados.

| Parâmetro | Teórico | Simulado |
|----------------------|----------------|----------------|
| g_{m1} (A/V) | 62.83μ | 76.72μ |
| g_{m6} (A/V) | 1.92m | 2.47m |
| I_{tot} (A) | 143.5μ | 162.5μ |
| CEF | 3.38 | 4.25 |
| AEF ¹ | 13.46 | 14.95 |
| GBW (MHz) | 10 | 9.0 |
| A_{vo} (dB) | 64 | 75 |
| Mf | 69.82° | 60.0° |

Tabela 4.5-1 Simulação do OTA Miller - $(i_{f1}; i_{f7}; i_{f3})=(4; 8; 8)$, $CL=10\text{pF}$, $GBW=10\text{MHz}$, implementado com transistores compostos ($m=3$).

¹ O AEF do TC aqui está sendo comparado com o AEF do transistor unitário. Rigorosamente, o valor de AEF do TC deve ser calculado levando-se em consideração todos os seus transistores.




Figura 4.5-1 Função de transferência do OTA Miller com TC's ($m=3$), entrada P, com $(i_{f1}; i_{f7}; i_{f3})=(4; 8; 8)$, $CL=10pF$ e $GBW=10MHz$, para $V_i=V_+$ e $V_i=V_-$.




Figura 4.5-2 Tensões nos nós 3 e 4 (Figura 3.4-1) do OTA Miller com TC's ($m=3$) entrada P, $(i_{f1}; i_{f7}; i_{f3})=(4; 8; 8)$, $CL=10pF$ e $GBW=10MHz$, para $V_i=V_+=V_-$.

4.6 Projeto de Área Mínima

A condição de área mínima que cada amplificador apresenta, (3.2-14), (3.3-17), e (3.4-23), pode ser empregada para projeto. Estas equações de área mínima têm a forma geral:

$$i_{f1} = Ki_{f3} + 2\sqrt{Ki_{f3}} \quad (4.6-1)$$

Onde para cada amplificador, K, aqui designado fator de área mínima, tem a forma descrita na seguinte tabela:

| Amplificador | K |
|------------------------------|--|
| Diferencial (entrada P) | $\frac{\mu_N}{\mu_P}$ |
| OTA Simétrico (entrada N) | $\frac{\mu_P \theta}{\mu_N (1+B)\theta + \mu_P B}$ onde $\theta = \frac{i_{f7}}{i_{f3}}$ |
| OTA Miller (entrada P) | $\frac{\mu_N}{\mu_P (1+2D)}$ |

Tabela 4.6-1 Fator de área mínima para cada tipo de amplificador.

A relação entre i_{f1} e i_{f3} ao ser colocada em forma de razão em (4.6-1) tem como resultado:

$$\frac{i_{f1}}{i_{f3}} = K + \frac{2\sqrt{K}}{\sqrt{i_{f3}}} \quad (4.6-2)$$

Com a restrição estabelecida entre i_{f1} e i_{f3} (item 4.1) agora devendo ser lida como $i_{f1}/i_{f3} \leq 1$. i_{f3} tendendo a um valor muito grande, capaz de tornar o termo em que aparece desprezível em relação a K, faz $i_{f1}/i_{f3} \cong K$. Logo um circuito poderá trabalhar com área mínima desde que se tenha $K < 1$. Tomando como exemplo o caso do amplificador diferencial com transistores de entrada tipo P, montado na tecnologia ES2 cujas mobilidades para cada canal são $\mu_N = 0.0465 \text{ m}^2/(\text{Vs})$ e $\mu_P = 0.0168 \text{ m}^2/(\text{Vs})$, a razão $\mu_N/\mu_P = 2.77$ torna impossível um projeto com área mínima, pois, por mais que se aumente i_{f3} , na melhor das hipóteses se terá $i_{f1} = 2.77i_{f3}$, ou seja, contrariando a condição $i_{f3} \geq i_{f1}$. Por outro lado a entrada N já permite tal projeto. O OTA simétrico e o OTA Miller também

possuem este problema com as mobilidades, não obstante podendo ser contornado pelas constantes B e θ , no caso do simétrico, e D , para o Miller.

Uma demonstração desta propriedade é aqui feita para o caso mais simples dos amplificadores analisados, ou seja, o estágio diferencial. A Tabela 4.6-2 apresenta um projeto onde o par $(i_{f1}; i_{f3})$ foi escolhido segundo a Figura 4.6-1, no caso arbitrando $i_{f3}=20$. A Figura 4.6-2 mostra o ponto escolhido (o) em uma curva de AEF, e a Tabela 4.6-3 juntamente com a Figura 4.6-3 demonstram que pode ser realizado um projeto de área mínima com as demais especificações sendo devidamente atendidas.

| | |
|------------------------|---------------|
| (CL; GBW) | (10pF; 10MHz) |
| $(i_{f1}; i_{f3})$ | (12.6; 20) |
| $I_{tot}=I_{BIAS}$ (A) | 100 μ |
| CEF | 2.34 |
| SR (V/ μ s) | 10 |
| $(W/L)_1$ | 84 |
| $(W/L)_3$ | 146 |
| $\sum W/L$ | 460 |
| AEF* | 4.08 |
| $V_{ICMmax}(V)^*$ | 3.51 |
| $V_{ICMmin}(V)^*$ | -1.79 |
| $V_{Omax}(V)^*$ | 2.31 |
| $V_{Omin}(V)^*$ | -0.85 |
| $A_{vo}(dB)^*$ | 30 |
| f_{T3}/GBW | 102 |
| CL/CJ_3^* | 78 |
| Mf | 89.72° |

Tabela 4.6-2 Projeto de área mínima de um estágio diferencial com entrada N, para CL=10pF e GBW=10MHz.

*: $\phi_t=26mV$, $V_{TOP}=-0.53V$, $V_{TON}=0.491V$, $V_{DD}=2.5V$, $V_{SS}=-2.5V$, $V_{A6}=V_{A8}=5V$, $n=1.3$, $C'_{ox}=0.0023F/m^2$, $CJ'_N=0.38 \cdot 10^{-3}F/m^2$, $CJ'_P=0.7 \cdot 10^{-3}F/m^2$, $L_{DF}=1.5\mu m$, $L=0.7\mu m$, $\mu_N=0.0465m^2/(Vs)$ e $\mu_P=0.0168m^2/(Vs)$. $V_{DSsat5}=0.1V$.




Figura 4.6-1 i_{fI}/i_{fB} em função de i_{fB} , segundo (4.6-2) com $K=\mu_N/\mu_P$ (diferencial com entrada P) e $K=\mu_P/\mu_N$ (diferencial com entrada N).




Figura 4.6-2 AEF para o estágio diferencial com entrada N, para $i_{fB}=20$.

| Parâmetro | Teórico | Simulado |
|----------------|-------------|-------------|
| g_{m1} (A/V) | 628.3 μ | 950.0 μ |
| CEF | 2.34 | 1.68 |
| AEF | 4.08 | 2.91 |
| GBW (MHz) | 10 | 14 |
| A_{vo} (dB) | 30 | 30 |
| Mf | 89.72° | 89.69° |

Tabela 4.6-3 Simulação do amp. dif. entrada N - projeto de área mínima,

$(i_{f1}; i_{f3}) = (12.6; 20)$, $CL=10pF$ e $GBW=10MHz$.




Figura 4.6-3 Função de transferência do estágio diferencial entrada N, projeto de área mínima com $(i_{f1}; i_{f3}) = (12.6; 20)$, $CL=10pF$ e $GBW=10MHz$, para $V_i=V_+$ e $V_i=V_-$.

Capítulo 5 - Conclusão

Os circuitos analógicos MOS têm seu desempenho (ganho, resposta em frequência, área, potência de consumo, excursão em tensão) dependente fundamentalmente do regime de inversão em que os transistores operam. Centrada nesta propriedade, desenvolvemos uma metodologia de projeto visando a implementação de circuitos de baixa tensão e baixa potência. Um modelo de transistor válido em todos os regimes de inversão foi empregado neste desenvolvimento, facilitando a análise e o projeto uma vez que permitiu o tratamento das regiões de uma forma contínua. O transistor composto foi o primeiro caso analisado utilizando o novo modelo universal do MOSFET apresentado em [11].

O amplificador elementar fonte comum foi analisado em função do grau de inversão, e foram introduzidas as figuras de mérito AEF (“area excess factor”, eficiência em área) e CEF (“current excess factor”, eficiência em corrente) para a avaliação, respectivamente, da área e corrente consumida. Também acrescentamos efeitos extrínsecos em uma modelagem de grande simplicidade e eficácia no que tange o projeto com transistores MOS. Os estágios diferencial, OTA simétrico e OTA Miller também foram analisados e descritos segundo os graus de inversão de seus componentes. Para cada um destes amplificadores propusemos uma seqüência de projeto onde a determinação de seus regimes de inversão é a solução do problema. Realizamos um grande número de implementações onde pudemos avaliar e simular diversos projetos. Os resultados teóricos e obtidos por simulação nos permitem concluir que a técnica é viável. Os casos especiais do emprego do transistor composto e projeto de área mínima também foram abordados, e com igual sucesso em suas simulações.

O grande número de blocos amplificadores estudados mostrou o evidente compromisso dentre os diversos aspectos de desempenho envolvidos. Todavia, neste rol de características foram deixados de lado diversos itens como ruído, casamento entre componentes, entre outros, além de efeitos de segunda ordem. O uso de combinações de valores de regimes de inversão também é um indicativo para um novo modo de implementação de síntese automática em computador. Portanto, neste trabalho, procuramos desenvolver uma metodologia capaz de solucionar, ou no mínimo demonstrar, as principais restrições de um amplificador MOS.

Apêndice A - Dedução da Frequência de Transição Intrínseca do Transistor Composto

Para o cálculo da frequência de transição intrínseca do transistor composto é necessário se explicitar as capacitâncias de porta-fonte e porta-substrato seguindo a modelagem proposta em [9]:

$$C_{gs}^C = C_{gs}^S + (C_{gs}^D + C_{gd}^S) \left. \frac{\partial V_X}{\partial V_S} \right|_{V_G, V_D} \quad (A-1)$$

$$C_{gb}^C = C_{gb}^D + C_{gb}^S + (C_{gs}^D + C_{gd}^S) \left[1 - \left(\left. \frac{\partial V_X}{\partial V_G} \right|_{V_S, V_D} + \left. \frac{\partial V_X}{\partial V_S} \right|_{V_G, V_D} + \left. \frac{\partial V_X}{\partial V_D} \right|_{V_G, V_S} \right) \right] \quad (A-2)$$

O denominador de (2.2-13) é obviamente a soma de (A-1) e (A-2), e portanto:

$$C_{gs}^C + C_{gb}^C = C_{gb}^D + C_{gb}^S + C_{gs}^S + (C_{gs}^D + C_{gd}^S) \left[1 - \left(\left. \frac{\partial V_X}{\partial V_G} \right|_{V_S, V_D} + \left. \frac{\partial V_X}{\partial V_D} \right|_{V_G, V_S} \right) \right] \quad (A-3)$$

Com [11]

$$C_{gb} = \frac{n-1}{n} (C_{ox} - C_{gs} - C_{gd}) \quad (A-4)$$

E ainda $L_S=L_D=L$, $W_D=mW_S$, definindo $(C_{gs}^C + C_{gb}^C)' = (C_{gs}^C + C_{gb}^C)/(WL)_S$, acha-se:

$$\begin{aligned} (C_{gs}^C + C_{gb}^C)' &= (1+m)C_{ox}' \left(\frac{n-1}{n} \right) + mC_{gd}'^D \left(\frac{1-n}{n} \right) + C_{gs}'^S \frac{1}{n} + \\ &\quad (mC_{gs}'^D + C_{gd}'^S) \left[\frac{1}{n} - \left. \frac{\partial V_X}{\partial V_G} \right|_{V_S, V_D} - \left. \frac{\partial V_X}{\partial V_D} \right|_{V_G, V_S} \right] \end{aligned} \quad (A-5)$$

As capacitâncias de porta-fonte e porta-dreno em função das correntes normalizadas direta e reversa são dadas por [13]:

$$C_{gs(d)} = \frac{2}{3} C_{ox} f_{Cgs(d)} \quad (A-6.a)$$

$$f_{Cgs(d)} = \left[1 - \frac{1 + i_{r(f)}}{(\sqrt{1 + i_f} + \sqrt{1 + i_r})^2} \right] \frac{\sqrt{1 + i_{f(r)}} - 1}{\sqrt{1 + i_{f(r)}}} \quad (A-6.b)$$

(2.2-13) com (A-5), (A-6), (2.1-13.b) e (2.2-8) torna-se:

$$f_T^C = \frac{\frac{m}{1+m} f_o [\sqrt{1+i_f} - \sqrt{1+i_r}]}{(1+m) \left(\frac{n-1}{n} \right) + \frac{2}{3} \left[(m f_{Cgs}^D + f_{Cgd}^S) \left(\frac{1}{n} - \frac{\partial V_x}{\partial V_G} \Big|_{V_s, V_D} - \frac{\partial V_x}{\partial V_D} \Big|_{V_G, V_s} \right) + m \left(\frac{1-n}{n} \right) f_{Cgd}^D + \frac{1}{n} f_{Cgs}^S \right]} \quad (A-7.a)$$

$$f_{Cgs}^D = \left[1 - \frac{1+i_r}{(\sqrt{1+i_x} + \sqrt{1+i_r})^2} \right] \frac{\sqrt{1+i_x} - 1}{\sqrt{1+i_x}} \quad (A-7.b)$$

$$f_{Cgd}^S = \left[1 - \frac{1+i_f}{(\sqrt{1+i_x} + \sqrt{1+i_f})^2} \right] \frac{\sqrt{1+i_x} - 1}{\sqrt{1+i_x}} \quad (A-7.c)$$

$$f_{Cgd}^D = \left[1 - \frac{1+i_x}{(\sqrt{1+i_r} + \sqrt{1+i_x})^2} \right] \frac{\sqrt{1+i_r} - 1}{\sqrt{1+i_r}} \quad (A-7.d)$$

$$f_{Cgs}^S = \left[1 - \frac{1+i_x}{(\sqrt{1+i_f} + \sqrt{1+i_x})^2} \right] \frac{\sqrt{1+i_f} - 1}{\sqrt{1+i_f}} \quad (A-7.e)$$

$$\frac{1}{n} - \frac{\partial V_x}{\partial V_G} \Big|_{V_s, V_D} = \frac{[\sqrt{1+i_f} - 1 + m(\sqrt{1+i_r} - 1)](\sqrt{1+i_x} + 1)}{n(i_f + m i_r)} \quad (A-7.f)$$

$$\frac{\partial V_x}{\partial V_D} \Big|_{V_G, V_s} = \frac{m(\sqrt{1+i_r} - 1)(\sqrt{1+i_x} + 1)}{i_f + m i_r} \quad (A-7.g)$$

$$i_x = \frac{i_f + m i_r}{1+m} \quad (A-7.h)$$

com i_x devidamente explicado no item 2.2.2. (A-7.f) é desenvolvida a partir de (A-8) e (A-9), equações advindas de (2.1-6), juntamente com (A-10), esta última originada de (2.2-4). Como na presente metodologia de projeto os transistores operam com uma corrente de polarização, onde, para efeito de cálculo à mão, I_S é considerado constante, as correntes direta e reversa normalizadas também são ditas constantes. Ainda despreza-se a variação de i_p com V_G .

$$\frac{1}{\phi_t} \left(\frac{1}{n} - \frac{\partial V_X}{\partial V_G} \right) \Big|_{V_S, V_D} = \frac{\partial}{\partial i_x} \left(\frac{V_P - V_X}{\phi_t} \right) \Big|_{i_p} \frac{\partial i_x}{\partial V_G} \Big|_{V_S, V_D} \quad (A-8)$$

$$\frac{1}{\phi_t} \left(\frac{1}{n} - \frac{\partial V_{S(D)}}{\partial V_G} \right) \Big|_{V_S, V_D} = \frac{\partial}{\partial i_{f(r)}} \left(\frac{V_P - V_{S(D)}}{\phi_t} \right) \Big|_{i_p} \frac{\partial i_{f(r)}}{\partial V_G} \Big|_{V_S, V_D} \quad (A-9)$$

$$\frac{\partial i_x}{\partial V_G} \Big|_{V_S, V_D} = \frac{1}{1+m} \left(\frac{\partial i_f}{\partial V_G} \Big|_{V_S, V_D} + \frac{m \partial i_r}{\partial V_G} \Big|_{V_S, V_D} \right) \quad (A-10)$$

Com (A-9) em (A-10) e esta última em (A-8), sendo $\partial V_{S(D)}/\partial V_G = 0$, obtém-se:

$$\frac{1}{n} - \frac{\partial V_X}{\partial V_G} \Big|_{V_S, V_D} = \frac{1}{n(1+m)} \left[\frac{\partial}{\partial i_x} \left(\frac{V_P - V_X}{\phi_t} \right) \Big|_{i_p} \right] \left[\frac{1}{\frac{\partial}{\partial i_f} \left(\frac{V_P - V_S}{\phi_t} \right) \Big|_{i_p}} + \frac{m}{\frac{\partial}{\partial i_r} \left(\frac{V_P - V_D}{\phi_t} \right) \Big|_{i_p}} \right] \quad (A-11)$$

onde

$$\frac{\partial}{\partial i_{f(r)}} \left(\frac{V_P - V_{S(D)}}{\phi_t} \right) \Big|_{i_p} = \frac{1}{2(\sqrt{1+i_{f(r)}} - 1)} \quad (A-12)$$

$$\frac{\partial}{\partial i_x} \left(\frac{V_P - V_X}{\phi_t} \right) \Big|_{i_p} = \frac{1}{2(\sqrt{1+i_x} - 1)} \quad (A-13)$$

(A-12) e (A-13) em (A-11) resulta enfim em (A-7.f).

Na condição de saturação, $i_f \gg i_r$, (A-7.f) assume a forma:

$$\frac{1}{n} - \frac{\partial V_X}{\partial V_G} \Big|_{V_S, V_D} = \frac{(\sqrt{1+i_f} - 1) \left(\sqrt{1 + \frac{i_f}{1+m}} + 1 \right)}{n i_f} \quad (A-14)$$

A equação (A-7.g) tem resolução semelhante à empregada para (A-7.f).

Desenvolve-se (A-15), (A-16) e (A-17), relações também provenientes de (2.1-6) e (2.2-4):

$$-\frac{1}{\phi_t} \frac{\partial V_X}{\partial V_D} \Big|_{V_G, V_S} = \frac{\partial}{\partial i_x} \left(\frac{V_P - V_X}{\phi_t} \right) \Big|_{i_p} \frac{\partial i_x}{\partial V_D} \Big|_{V_G, V_S} \quad (A-15)$$

$$-\frac{1}{\phi_t} = \frac{\partial}{\partial i_r} \left(\frac{V_P - V_D}{\phi_t} \right) \Big|_{i_p} \frac{\partial i_r}{\partial V_D} \Big|_{V_G, V_S} \quad (A-16)$$

$$\left. \frac{\partial i_x}{\partial V_D} \right|_{V_G, V_S} = \frac{m}{1+m} \left. \frac{\partial i_r}{\partial V_D} \right|_{V_G, V_S} \quad (\text{A-17})$$

A aplicação de (A-16) e (A-17) em (A-15) leva a

$$\left. \frac{\partial V_x}{\partial V_D} \right|_{V_G, V_S} = \frac{m}{1+m} \frac{\partial}{\partial i_x} \left(\frac{V_P - V_x}{\phi_t} \right) \bigg|_{i_p} \frac{1}{\frac{\partial}{\partial i_r} \left(\frac{V_P - V_D}{\phi_t} \right) \bigg|_{i_p}} \quad (\text{A-18})$$

(A-7.g) é portanto (A-12) e (A-13) em (A-18).

Na situação típica de operação em saturação ($i_f \gg i_r$) torna-se possível o emprego de $\partial V_x / \partial V_D \rightarrow 0$.

Apêndice B - Tempo de Trânsito Intrínseco do Transistor Composto

Para o transistor MOS o tempo de trânsito τ é aquele que os elétrons levam para percorrer o comprimento do canal, e igual a [14, pág.273]:

$$\tau = \frac{|Q_I|}{I_D} \quad (\text{B-1})$$

Em [13] encontramos a expressão para a carga de inversão Q_I em função de i_f , cuja aplicação em (B-1), juntamente com a corrente de dreno também em função de i_f , nos fornece, para o MOSFET saturado, (B-2):

$$\tau = \tau_o \left[\frac{2i_f - \sqrt{i_f + 1} + 1}{3i_f (\sqrt{i_f + 1} + 1)} \right] \quad (\text{B-2.a})$$

$$\tau_o = \frac{2L^2}{\mu\phi_t} = \frac{2}{2\pi f_o} \quad (\text{B-2.b})$$

É importante observar em (B-2) o fato de $i_f \rightarrow \infty$ fazer $\tau \rightarrow 0$. O que só é possível devido à ausência da velocidade de saturação neste modelo. O valor mínimo de τ deve ser $L|v_d|_{\max}$, [14] onde v_d é a velocidade de drift. Na situação oposta, $i_f \rightarrow 0$ encontramos $\tau \rightarrow L^2/2\mu\phi_t$, o que está de acordo com o previsto em [14].

O tempo de trânsito composto τ^c é definido como

$$\tau^c = \frac{|Q_I^c|}{I_D^c} \quad (\text{B-3})$$

Com a corrente de dreno composta devidamente esclarecida no item 2.2.2. A carga de inversão composta Q_I^c por sua vez é separada em um termo associado aos transistores de fonte e outro aos de dreno:

$$\tau^c = \frac{|Q_I^s + Q_I^d|}{I_D^c} \quad (\text{B-4})$$

cujo equacionamento seguindo [13] e o item 2.2 assume a forma:

$$\frac{Q_I^S + Q_I^D}{nC'_{ox}\phi_t} = (WL)_s \left[\frac{2i_f + \sqrt{1+i_f}\sqrt{1+i_x} + i_x + 2}{3 - \sqrt{1+i_f} - \sqrt{1+i_x}} + 1 \right] + m(WL)_s \left[\frac{2i_r + \sqrt{1+i_r}\sqrt{1+i_x} + i_x + 2}{3 - \sqrt{1+i_r} - \sqrt{1+i_x}} + 1 \right] \quad (B-5)$$

τ^c para o MOSFET em saturação é finalmente dado por:

$$\tau^c = \tau_o \frac{1+m}{mi_f} \left[\frac{2}{3} \left[\frac{i_f + \sqrt{1+i_f}\sqrt{1+i_x} + i_x + 2}{\sqrt{1+i_f} + \sqrt{1+i_x}} + \frac{\sqrt{1+i_x} + i_x + 2}{1 + \sqrt{1+i_x}} \right] + 1 + m \right] \quad (B-6)$$

Na figura a seguir podemos verificar o comportamento de (B-6), e observar o fenômeno do “entrelaçamento” das razões τ^c/τ de acordo com m e i_f , que corresponde à dificuldade da circulação das cargas conforme a geometria e o grau de inversão.




Figura B-1 Tempo de trânsito do TC em relação ao simples em função de i_f para $m=1, m=2, \dots, m=10$.

As assíntotas de inversão fraca e forte para cada estrutura são:

-Inversão Fraca

$$\frac{\tau}{\tau_o} = \frac{1}{2(\sqrt{1+i_f} + 1)} \quad (B-7.a)$$

$$\frac{\tau^c}{\tau_o} = \frac{1+m}{m} \frac{1}{(\sqrt{1+i_f} + 1)} \quad (B-8.a)$$

-Inversão Forte

$$\frac{\tau}{\tau_o} = \frac{2}{3} \frac{1}{\sqrt{i_f}} \quad (\text{B-7.b})$$

$$\frac{\tau^c}{\tau_o} = \frac{2}{3} \frac{1}{\sqrt{i_f}} \left[\left(1 + \frac{1}{m} \right)^2 - \frac{\sqrt{1+m}}{m^2} + \sqrt{1+m} \right] \cong \frac{2}{3} \frac{1}{\sqrt{i_f}} (1 + \sqrt{1+m}) \quad (\text{B-8.b})$$

E a comparação com as equações completas encontra-se na Figura B-2, abaixo:




Figura B-2 Tempo de trânsito normalizado dos transistores simples e composto, e suas assíntotas em função do grau de inversão.

- (—) expressões gerais, (B-2) e (B-6)
- (- - - - -) assíntotas de inversão fraca, (B-7.a) e (B-8.a)
- (· · · · ·) assíntotas de inversão forte, (B-7.b) e (B-8.b)

A verificação destas assíntotas também pode ser feita pela comparação com resultados já conhecidos na literatura: o produto de (B-7.b) por (2.2-15.b) (esta última com $n=1$) é igual a 2, corresponde a $\tau\omega_T=2$ (onde $\omega_T=2\pi f_T$), relação já calculada para este produto em inversão forte em [14], (B-8.b) encontra-se em [9, 10], com $\phi_t\sqrt{i_f} = V_p - V_s$ ((2.1-6.a) para inversão forte).

Semelhantemente à análise da frequência de transição do TC (item 2.2.5), traçamos, a partir das equações das assíntotas, a razão do tempo de trânsito do TC pelo do transistor unitário em função de m na inversão fraca e forte (Figura B-3), dados por (B-9) e (B-10):

$$\left(\frac{\tau^c}{\tau}\right)_{\text{Inv. Fraca}} = 2\left(1 + \frac{1}{m}\right) \quad (\text{B.9})$$

$$\left(\frac{\tau^c}{\tau}\right)_{\text{Inv. Forte}} = \left(1 + \frac{1}{m}\right)^2 - \frac{\sqrt{1+m}}{m^2} + \sqrt{1+m} \quad (\text{B-10})$$




Figura B-3 Razão entre o tempo de trânsito do TC e o do transistor unitário em função de m para os extremos de inversão.

Apêndice C - Amplificador Elementar MOS X Bipolar

Tanto o amplificador elementar MOS quanto o bipolar já são bem conhecidos [3, 6, 18]. O interesse da comparação direta de um e outro, mostrada na Tabela C-1, é o de destacar a influência do grau de inversão em todos os parâmetros do amplificador MOS. Neste confronto direto entre as equações para cada tecnologia o fator i_f do MOSFET fica evidenciado como a principal diferença entre uma e outra tecnologia. Portanto, um circuito MOS tem maior liberdade de ajuste, porém, também maior complexidade de projeto em relação a um circuito bipolar.





| | BIPOLAR | MOS |
|-------------------------------|--|--|
| Circuito DC |  |  |
| Circuito AC |  |  |
| Ganho DC (A_vo) | $A_{vo} = -\frac{1}{g_o} g_m = -\frac{VA}{I_C} \frac{I_C}{\phi_t}$ $A_{vo} = -\frac{VA}{\phi_t}$ | $A_{vo} = -\frac{1}{g_o} g_m = -\frac{VA}{I_D} \frac{2I_D}{\phi_t n(1 + \sqrt{1 + i_f})}$ $A_{vo} = -\frac{VA}{\phi_t} \left(\frac{2}{n(1 + \sqrt{1 + i_f})} \right)$ |
| Produto Ganho Banda (GBW) | $GBW = \frac{g_m}{2\pi CL}$ $GBW = \frac{1}{2\pi CL} \frac{I_C}{\phi_t}$ | $GBW = \frac{g_m}{2\pi CL}$ $GBW = \frac{1}{2\pi CL} \frac{I_D}{\phi_t} \left(\frac{2}{n(1 + \sqrt{1 + i_f})} \right)$ |
| Frequência de Transição (f_T) | $f_T = \frac{g_m}{2\pi(C_\pi + C_\mu)}$ $f_T = \frac{I_C/\phi_t}{2\pi(\tau_{BP} I_C/\phi_t + C_\pi)}$ <p>(onde C_μ é função de V_{CB})</p> | $f_T = \frac{g_m}{2\pi(C_{gs} + C_{gb})}$ $f_T \cong \frac{\mu\phi_t}{2\pi L^2} 2(\sqrt{1 + i_f} - 1)$ |
| Tensão de Saída (V_O) | $V_{CEsat} \cong 0.2V$ | $\frac{V_{DSsat}}{\phi_t} = (1 - \varepsilon)(\sqrt{1 + i_f} - 1) + \ln\left(\frac{1}{\varepsilon}\right)$ |

Tabela C-1 MOS X Bipolar.

Apêndice D - Modelagem Simplificada para Cálculo das Tensões Terminais

As equações das tensões terminais do MOSFET, (2.1-6) e (2.1-10), podem ser desenvolvidas de modo a se adquirir um conjunto simplificado de expressões visando o cálculo à mão. Para tanto define-se:

$$\Delta V = \phi_t \left(\sqrt{1 + i_f} - 1 \right) \quad (D-1)$$

E com $\phi_t \cong 26\text{mV}$ e $\epsilon \cong 5\%$, as equações (2.1-6.a) e (2.1-10) são aproximadas, respectivamente, para:

$$V_P - V_S \cong \Delta V \quad (D-2)$$

$$V_{DSSat} = V_{Dsat} - V_S \cong \Delta V + 100\text{mV} \quad (D-3)$$

V_P segue (2.1-6.b), o que resulta em:

$$V_G = V_{TO} + n(V_S + \Delta V) \quad (D-4)$$

(D-1), (D-2) e (D-4) são enfim as equações que relacionam as tensões terminais e o grau de inversão, com suficiente simplicidade e precisão. A acurácia destas expressões pode ser verificada na Figura D-1, que mostra o comportamento de (2.1-6.a) e (D-2) em função de i_f , cujo erro da equação simplificada se encontra quantificado na Figura D-2. Na Figura D-3 e na Figura D-4 o mesmo é feito para (2.1-10) e (D-3).




Figura D-1 Comportamento da aproximação de $V_P - V_S$ para o cálculo à mão.

(——) (2.1-6.a)
(- - - -) (D-2)




Figura D-2 Erro (V) da aproximação de $V_P - V_S$.




Figura D-3 Comportamento da aproximação de V_{DSsat} para o cálculo à mão.

(—) (2.1-10)
 (---) (D-3)




Figura D-4 Erro (V) da aproximação de V_{DSsat} .

Apêndice E - Parâmetros de Simulação

Seguem-se os parâmetros empregados nas simulações do presente trabalho, realizadas com o simulador SMASH versão 2.2 [23], e se valendo do modelo EKV [22].

TRANSISTOR CANAL N

* EKV Model parameters NMOS ES2 0.7um version 2.2

*-----

```
.MODEL EKV22N NMOS LEVEL=5 LUNIT=1 NQS=1
+ COX=2.3E-3      VTO=0.491
+ GAMMA=0.55     PHI=0.5
+ KP=107U        THETA=0.074   UCRIT=1.72E6
+ DL=-0.42E-6    DW=-0.25E-6
+ LETA=0.26      WETA=0.35     LAMBDA=0.72
+ BEX=-1.6       TCV=1.2E-3
+ JS=0.010E-03
+ CJ=380E-6      CJSW=120E-12
+ MJ=0.43        MJSW=0.43
+ PB=0.675
+ CGDO=200E-12   CGSO=200E-12  CGBO=150E-12
+ NQS=1.0
+ RSH=800        LDIF=1.5U
+ RS=60          RD=60
```

TRANSISTOR CANAL P

* EKV Model parameters PMOS ES2 0.7um version 2.2

*-----

```
.MODEL EKV22P PMOS LEVEL=5 LUNIT=1 NQS=1
+ COX=2.3E-3      VTO=-0.53
+ GAMMA=0.597    PHI=0.306
+ KP=38.6E-6     THETA=0.14    UCRIT=3.4E6
+ DL=-0.3E-6     DW=-0.28E-6
+ LETA=0.2       WETA=0.001    LAMBDA=0.55
+ BEX=-1.6       TCV=1.7E-3
+ JS=0.040E-03
+ CJ=700E-6      CJSW=480E-12
+ MJ=0.51        MJSW=0.51
+ PB=0.7
+ CGDO=200E-12   CGSO=200E-12  CGBO=150E-12
+ NQS=1.0
+ RSH=1730       LDIF=1.5U
+ RS=130         RD=130
```

Apêndice F - Tensão de Early de Projeto

A tensão de Early empregada para os cálculos dos ganhos de tensão dos projetos apresentados foi estimada a partir do método clássico para extração de seu valor [18]. V_A neste caso é a intersecção da extrapolação da curva I_D como função de V_{DS} , na região de saturação, com o ponto onde I_D é igual a zero. Tal extração foi feita no simulador SMASH (tendo como dados de simulação os mesmos apresentados no apêndice E) com transistores canais N e P com $W/L=100$, e $L=0.7\mu m$. Na próxima tabela são apresentados os diversos valores de V_A obtidos, cuja média é aproximadamente 5V.

| | Canal N | Canal P |
|-------|-------------|-------------|
| i_f | $ V_A $ (V) | $ V_A $ (V) |
| 1 | 1.1 | 4.3 |
| 4 | 1.6 | 4.4 |
| 10 | 2.0 | 5.0 |
| 40 | 2.9 | 5.3 |
| 100 | 3.2 | 5.4 |
| 400 | 5.1 | 9.7 |
| 1000 | 6.3 | 9.1 |

Tabela F-1 Tensão de Early em função de i_f .

Referências Bibliográficas

- [1] L. Brust and M. S. Tsay, **"Mixing Signals and Voltages on Chip"**, IEEE Spectrum, August 1993, pp. 40-43.
- [2] C. Galup-Montoro, **"Modelo do Mosfet para projeto de Circuitos Integrados analógicos de baixo consumo de potência"**, trabalho para concurso de professor titular, Florianópolis, Março de 1996.
- [3] P. G. A. Jespers, **"MOSFET Modelling for Low-Power Design"**, Proceedings Ibero American Microelectronics Conference, Canela, RS - Brazil, 1995.
- [4] J. P. Eggermont, D. D. Ceuster, D. Flandre, B. Gentine, P G. A. Jespers, J. P. Colinge, **"Design of SOI CMOS Operational Amplifiers for Applications up to 300°C"**, IEEE Journal of Solid-State Circuits, vol. 31, no 2 February 1996.
- [5] F. Silveira, D. Flandre, and P. G. A. Jespers, **"A g_m/I_D Based Methodology for the Design of CMOS Analog Circuits and Its Application to the Synthesis of a Silicon-on-insulator Micropower OTA"**, IEEE Journal of Solid-State Circuits, vol. 31, no 9 September 1996.
- [6] C. Galup-Montoro, M. C. Schneider, S. M. Acosta, R. L. Oliveira Pinto, **"A mosfet model for low power analog IC design"**, Proceedings XI Conference of the Brazilian Microelectronic Society, Águas de Lindóia, SP - Brazil, July-August 1996.
- [7] R. S. Soin, F. Maloberti, J. Franca, **"Analogue Digital ASICs - circuit techniques, design tools and applications"**, 1991, Peter Peregrinus Ltd..
- [8] K. Laker, W. Sansen, **"Design of Analog Integrated Circuits and Systems"**, McGraw Hill, 1994.
- [9] I. J. B. Loss, **"Transistores MOS Compostos de Baixa Condutância de Saída e Alta Frequência de Ganho Unitário"**, Dissertação de Mestrado, UFSC, Florianópolis - SC, Brasil, Outubro de 1993.
- [10] C. Galup-Montoro, M. C. Schneider, and I. J. B. Loss, **"Series-Parallel Associations of FET's for High Gain and High Frequency Applications"**, IEEE Journal of Solid-State Circuits, vol. 29, no 9, September 1994.

- [11] A. I. A. Cunha, M. C. Schneider and C. Galup-Montoro, **"An explicit physical model for the long-channel MOS transistor including small-signal parameters"**, Solid-State Electronics, vol. 38, no 11, pp 1945-1952, November 1995.
- [12] A. I. A. Cunha, **"Um Modelo de Transistor MOS para Projeto de Circuitos Integrados"**, Tese de Doutorado, Laboratório de Instrumentação Eletrônica, Universidade Federal de Santa Catarina, Florianópolis, Dezembro de 1996.
- [13] A. I. A. Cunha, O. C. Gouveia Filho, M. C. Schneider and C. Galup-Montoro, **"A Current-based Model of the MOS Transistor"**, pp. 1608-1611 in IEEE-ISCAS, 1997.
- [14] Y. P. Tsividis, **"Operation and Modeling of the MOS Transistor"**, McGraw-Hill, New York, 1987.
- [15] F. Silveira, **"Analog Design in SOI Technology: Micropower and High Temperature Applications"**, M. S. Thesis, Laboratoire de Microélectronique, Faculté des Sciences Appliquées, Université Catholique de Louvain, Janvier 1995.
- [16] M. C. R. Degrauwe and W. M. C. Sansen, **"The Current Efficiency of MOS Transconductance Amplifiers"**, IEEE Journal of Solid-State Circuits, Vol SC-19, no 3, June 1984.
- [17] R. L. Oliveira Pinto, F. A. Farag, M. C. Schneider, C. Galup-Montoro, **"A Design Methodology for MOS amplifiers"**, SBCCI 1997, Gramado-RS, Brazil, August 1997, pp. 233-242.
- [18] A. S. Sedra, K. C. Smith, **"Microelectronic Circuits"**, 3rd ed., 1991 by Saunders College Publishing.
- [19] P. E. Allen, D. R. Holberg, **"CMOS Analog Circuit Design"**, 1987 by Holt, Rinehart and Winston.
- [20] R. Gregorian, G. C. Temes, **"Analog MOS Integrated Circuits for Signal Processing"**, 1986 by John Wiley & Sons.
- [21] Christian C. Enz, Eric A. Vittoz, **"Low-Power Analog CMOS Design"**, Chap. 1.2 in 'Emerging Technologies (Eds. R. Cavin and W. Liu)', IEEE Press, 1996.
- [22] M. Bucher, C. Lallement, C. Enz, F. Krummenacher, **"Accurate MOS Modelling for Analog Circuit Simulation Using the EKV Model"**, IEEE-ISCAS, pp 703-706, Atlanta 1996.
- [23] **SMASH users manual**, Dolphin Integration, Meylan, France, 1995.